Ga バンプを用いた Fluidic Self-Assembly による異種材料デバイス集積技術の研究

(1)

Ga バンプを用いた

Fluidic Self-Assembly による異種材料デバイス集積技術の研究

理工学教育部　ナノ新機能物質科学専攻平成 23 年度入学

氏名　中野　純

指導教員　前澤　宏一

(2)

第 1 章　序論

1.1 　研究背景

　これまでのSi超大規模集積回路は、Mooreの法則に則った微細化によって発展してきた。チップ上の回路の物理的寸法を横方向、縦方向に縮め、素子密度を上げることで性能を向上させる。2013年末の時点で微細化はゲート長14nmに達し、さらなる縮小化も研究されている[1]。しかし、微細化によってプロセスは困難となってきており、

Mooreの法則が限界に近づいてきている。この限界はスケールが原子サイズに到達し

てしまうことや、リソグラフィ技術の限界のような寸法上の問題から起こるものもあるが、

他の重要な問題として、短チャネル効果や、電源電圧低下に伴う電子速度の低下、しきい値の低下に伴うリーク電流の増大などがある。これらを打破する考え方がMore

Mooreである[2,3]。3次元デバイス構造による改善や新しいプロセス技術、新材料を

使うことで、等価的スケーリングと呼ばれる。チップの3次元積層、SiGeやInGaAsなどの高電子移動度材料のチャネルへの導入がこれに該当する。一方でMooreの法則のスケーリングに従わず、機能の多様化という観点からアプローチする動きもある。機能デバイスとLSIの多機能集積化である。機能デバイスとしてはMEMS、センサ、バイオセンサ、RFデバイス、パワーデバイス、受動素子、アクチュエータなどが用いられる。

これはMore than Mooreと呼ばれる。このように、機能デバイスを集積化させることに

よって、様々な面で付加価値を持たせる。More than Mooreでは異なる材料や機能を持つデバイスを融合し、新しい機能を持つ1つのデバイスを組み上げる。そのためには異なった材料のデバイス同士を集積する必要があり、異種材料集積技術

(6)

（Heterogeneous Integration Technology）が不可欠な要素となる。

1.2 　異種材料デバイス集積化技術

　異種材料デバイスの集積化技術には様々な手法がある。例えばSi基板上に直接 GeやⅢ－Ⅴ族化合物半導体のデバイスを集積化するものである[4-7]。これにはエピタキシャル成長や基板貼り合わせの技術が用いられる。この他の方法として、微小化した部品を材料の異なる基板上に配置する技術があり、これも異種材料デバイスの集積化技術の1つといえる。

　エピタキシャル成長は、これまで最もよく研究されてきた方法である。この方法では、

特に材料同士の熱膨張係数の違いが最大の課題となっている。これは大面積の基板において致命的な問題となる。基板貼り合わせは、エピタキシャル成長と異なり下地基板の材料に関わらず、集積化が可能である。しかし、現在の大面積な Si 基板

（450mm）に対して、化合物半導体であるGaAs基板（150mm）やInP基板（100mm）

は面積が小さいため、大面積化は困難である。微小化した部品の配置は大きく 2つに分けることができる。1つは、ロボットによるpick-and-place方式で配置する方法である。

この方法はチップマウンタによるプリント基板上への配置技術として広く実用化され、 0402サイズ（0.4mm×0.2mm）まで対応したものが既に利用されている。2012年に 0201サイズ（0.25mm×0.125mm）のチップキャパシタがすでに開発されているが、ロボットによる取り扱いが課題となっている[8,9]。デバイスの配置後にセルフアライメントが期待できるフリップチップボンディングでは0.5μm程度の精度が得られるが、実装可能なチップサイズが0.2mm程度に制限されている[10]。もう1つは、これらよりも小さなサイズのデバイスを扱うことができる、Self-Assemblyという方法である。その中の1つ

(7)

であるFluidic Self-Assembly（FSA）は、液体中で微小デバイスブロックをホスト基板上の指定された場所に配置する技術である。FSAは10μm程度のサイズから適用でき、

高い精度で配置が可能である。また、パラレルプロセスであるため大量生産に適している。

1.3 　 FSA の原理と特徴

　FSAは1994年にJ.S.Smithらによって提案された重力を用いてデバイスブロックのアセンブルを行う異種材料集積化技術である[11]。FSAの概念図を図1.1に示す。まず、ホスト基板上にデバイスブロックと同形状のリセス（窪み）を形成する。液体中にこの基板を傾けて配置し、その上にデバイスブロックを散布する。すると重力によってデバイスブロックがホスト基板上を滑り、リセスにはまる。アセンブルされたデバイスブロックはリセス底面との間のvan der Waals力によって保持される。

ホスト基板ブロック

リセス

図1.1FSA^の概念図

(8)

FSAの特徴を以下に示す。

　・デバイスブロックの結晶品質がよい

デバイスブロックはホスト基板と異なる基板上に最適な条件で作製することができる。

そのためブロックには欠陥が少なく、結晶品質がよい。

　・熱膨張係数の違いによるひずみの影響が小さい

デバイスブロックは微小であるため、アセンブル後に高温のプロセスを行っても熱膨張係数の違いによるひずみの影響は小さい。

　・デバイスブロックを作製する半導体基板の使用効率が高い

半導体エピタキシャル基板に非常に密にデバイスブロックを作製することができる。さらにブロックはホスト基板上の必要な箇所にのみアセンブルされ、アセンブルされなかったブロックは回収し再びアセンブルに使用することができるため、半導体エピタキシャル基板の使用効率が高い。

　・ホスト基板の材料の選択幅が広い

リセスの形成さえできれば様々な材料をホスト基板として利用することができる。エッチングでのリセス形成が困難な場合でも、BCB等の樹脂によってリセスを形成できるため、半導体に限らずセラミックス、ガラス、プラスチック等のほとんどの材料をホスト基板として用いることができる。

　・高周波回路にも適用が可能

デバイスブロックを高精度で配置できるため、プレーナ技術を用いた短い配線による電気的接続が可能である。配線が短いため寄生インダクタンス、寄生キャパシタンスが非常に小さく、高周波回路にも応用できる。

(9)

1.5 　これまでの FSA とその課題

　これまでにFSAではアセンブルの駆動力として、重力[12,13]、電気力[14]、表面張力[15]、磁力[16]などが報告されている。また、アセンブル対象のデバイスとしては LED[12-14]、LD[17]、HEMT[18, 19]などが報告されている。特に精密なアライメントが必要となる光デバイス、良好な高周波特性が必要となるHEMTなどは、FSAの適用が最適である。しかし、取り扱うデバイスブロックの縮小化や、デバイスブロックの保持力の弱さなど課題が残っている。

　FSA技術には、重要な課題の1つとして歩留まりの向上がある。FSAでの応用回路において、回路あたりに必要なデバイスブロックの数は複数である場合が多い。FSA は確率的なプロセスであるため、デバイスブロックの散布を繰り返すことで、リセス内に配置するという歩留まりについては向上させることができる。しかし、アセンブルされたデバイスブロックをリセス内に保持しているのは、主にvan der Waals力であるため、アセンブルが完了したホスト基板を乾燥させるときに、液体の表面張力によってブロックが剥離する可能性がある。さらに、リセスはデバイスブロックよりも大きいため、図1.2に示すように、リセス壁面とアセンブルされたデバイスブロックの間には隙間ができる。上から配線を形成する際に、この隙間による大きな段差が配線を断線させ、配線の歩留まりを低下させる原因となっている。また、デバイスブロックとリセス底面の密着性の問題により、放熱性が悪くなる問題もある。特に発熱の大きなデバイスでは、図1.3に示すように、電子速度の低下が発生している[20]。

　これらの問題を解決するために、本論文では低融点金属バンプを用いたFSAによる下向きアセンブルの検討を行った。図1.4に概念図を示す。低融点金属を用いることでアセンブル時にデバイスブロックをホスト基板へ固定し、乾燥時の剥離を防ぐことができる。また、デバイスとの接続が下面に全てあるため、段差が生じない。さらに、デバイス面と金属バンプが直接接触するため、放熱性が良いという特徴もある。機械的な

(10)

固定と同時に電気的・熱的に接続する。このプロセスについては、次章で詳しく述べる。

ホスト基板ブロック

段差

2μm

1 2 3

10 20 30 40

0 V

_ds

(V) I

ds

( m A )

Vg : -1.4 ～ 0.8 V Vg steps : 200 mV Lg = 1.2 µ m

Wg = 100 µ m

図1.2　デバイスブロックとリセスの間の段差

図1.3　発熱による電子速度の低下

(11)

Host substrate Device blocks Fluid

Molten

metal bumps SU-8

Metal pads

図1.4　低融点金属バンプを用いたFSA^の概念図

(12)

1.6 　本論文の目的と構成

　本論文では異種材料デバイスの集積化技術の1つである、Fluidic Self-Assembly

(FSA)のプロセス技術の検討を行い、歩留まりの向上を目的とする。特に低融点金属

バンプを用いたFSAによる下向きアセンブルのためのプロセス技術を検討し、その確立を目指した。

本論文は全6章からなり本章は序論である。

・第2章　「低融点金属を用いたFSA」

　低融点金属を用いたFSAのプロセス技術を確立するために、微小Gaバンプの形成について検討した。ダミーブロックを作製、アセンブルし、その歩留まりについて示した。

・第3章　「FSAによるRTDデバイスブロックのアセンブル」

　低融点合金を用いたFSAをRTDデバイスに適用し、その有用性を示した。さらに Gaは低融点であるため信頼性が懸念される。アセンブル後のバンプの詳細な分析によりバンプの融点を推定した。

・第4章　「FSAシステムの構築」

　FSAでの歩留まり向上には効率的な手法を検討する必要がある。ここでは超音波振動を印加した場合の効果について検証した。

(13)

・第5章　「FSAのアプリケーション」

　FSAの応用範囲は非常に広く、様々な分野での応用が期待できる。ここでは極短パルス生成器を例に、FSAを適用する際の課題について検討した。さらに今後の展開として、周波数変調ΔΣ型AD変換器への応用について議論する。

・第6章　「総括」

(14)

参考文献

[1]　アルテラ, “Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷”, http://ednjapan.com/edn/articles/1306/10/news119.html, Jun. 2013

[2]　http://semicon.jeita.or.jp/STRJ/ITRS/2007/ITRS2007_Gaiyo.pdf

[3] 　http://www.sematech.org/meetings/archives/symposia/9027/pres/Session

%203/Jammy_Raj.pdf

[4]　H. C. Luan, D. R. Lim, K. K. Lee, K. M. Chen, J. G. Sandland, K. Wada, and L. C.

Kimerling, “High-quality Ge epilayers on Si with low threading-dislocation densities”, Appl. Phys. Lett., Vol.75, No.19, pp.2909-2911, 1999

[5]　R. M. Lum, J. K. Klingert, B. A. Davidson and M. G. Lamont, “Improvements in the heteroepitaxy of GaAs on Si”, Appl. Phys. Lett., Vol.51, No.1, pp.36-38, 1987

[6]　J. B. Lasky, “Wafer bonding for silicon-on-insulator technologies”, Appl. Phys.

Lett., Vol.48, pp.78-80, 1986

[7]　R. D. Black, S. D. Arthur, R. S. Gilmore, N. Lewis, E. L. Hall and R. D. Lillquist,

“Silicon and Silicon dioxide thermal bonding for silicon-on-insulator applications”, J.

Appl. Phys., Vol.63, pp.2773-2777, 1988

[8]　パナソニックファクトリーソリューションズ, http://panasonic.co.jp/pfsc/, Feb. 2011

[9]　http://www.murata.co.jp/new/news_release/2012/0905/

(15)

[10]　https://www.toray-eng.co.jp/semicon/bonder/flip-lineup/of2000.html

[11]　Ashish K. Verma, Mark A. Hadley, Hsi-Jen J. Yeh and J. S. Smith, “Fluidic Self- Assembly of Silicon Microstructure”, Proc. 45th Electron. Components Technol. Conf., Las Vegas, pp.1263-1268, 1995

[12]　H. J. Yeh and J. S. Smith, IEEE Photon. Tech. Lett., Vol.6, No.6, pp706-708, 1994

[13]　W. Zheng and H. O. Jacobs, Adv. Funct. Mater, Vol.15, No.5, pp732-738, 2005

[14]　C. F. Edman, R. B. Swint, C. Gurtner, R. E. Formosa, S. D. Roh, K. E. Lee, P. D.

Swanson, D. E. Ackley, J. J. Coleman and M. J. Heller, IEEE Photon. Tech. Lett., Vol.12, No.9, pp1198-1200, 2000

[15]　Uthara Srinivasan, Dorian Liepmann and Roger T. Howe, “Microstructure to Substrate Self-Assembly Using Capillary Forces”, J. Microelectromech. Syst., Vol.10, No.1, pp.17-24, 2001

[16]　C. J. Morris, B. Isaacson, M. D. Grapes, and M. Dubey, Micromachines, Vol.2, pp69-81, 2011

[17]　T. Tojo, K. Yamanaka, B. P. Singh, K. Onozawa, D. Ueda, I. Soga, K. Maezawa, and T. Mizutani, JJAP, Vol.44, No.4B, pp2568-2571, 2005

[18]　I. Soga, S. Hayashi, Y. Ohno, S. Kishimoto, K. Maezawa, and T. Mizutani, Electron. Lett., Vol.41, No.23, pp1275-1276, 2005

(16)

[19]　K. Maezawa, I. Soga, S. Kishimoto, T. Mizutani and K. Akamatsu, IEICE Trans.

Electron., Vol.E91-C, No.7, 2008

[20]　曽我育生, “Fluidic Self-Assemblyを用いた異種材料デバイス集積技術に関する研究”, 博士論文, 名古屋大学

(17)

第 2 章　低融点金属を用いた FSA

2.1 　まえがき

　FSAは液体中で行うプロセスである。したがってアセンブル後は液体中から取り出し、

乾燥させる必要がある。このときデバイスブロックをホスト基板に留めているのは、主に van der Waals力である。しかしvan der Waals力は、非常に接近しなければ強力に作用しない。デバイスブロックとホスト基板が十分に密着しなければ、液体の表面張力によってリセスから脱離する可能性がある。これを防ぐには超臨界流体のような表面張力が存在しない液体を用いて乾燥させるか、何らかの方法で乾燥前にデバイスブロックをホスト基板上へ固定する必要がある。ここでは乾燥前の固定方法として、低融点金属を用いた液体中での接合を検討した。

　Sean A. Stauthらの報告では、加熱浴中で低融点合金バンプを用いて電気的・機械

的接続を完了させる手法が提案されている[1]。図2.1のようにあらかじめ溶融させた低融点合金の中へプラスチック製のホスト基板を挿入すると、ホスト基板上に形成された電極上にのみ合金が付着する。これを図2.2のように70℃に加熱されたエチレングリコールと塩酸の混合溶液中に配置し、そこへブロックを散布しアセンブルを行う。図 2.3のようにSU-8レジストで形成されたリセスにブロックが捕獲されると、ブロック上の電極とホスト基板上の合金バンプが接触し、合金の表面張力によってブロックが引き込まれ電気的・機械的接続が完了する。この手法は金属が液体中で溶融する必要があるため、低融点金属の選択が重要である。ここで用いられた低融点合金は融点が 47℃のBi-Pb-In-Sn-Cd合金であり、有毒なPbおよびCdが含まれている。本研究ではこれに代わってGaを低融点金属として用いることを検討した。Gaは融点が29.8℃

と低く、低温プロセスが可能となる。低温プロセスによって溶液中に添加する酸によるバンプの溶出を極力抑えることができ、バンプの微細化には最適である。さらに

(18)

Pb、Cdフリーであるため環境負荷を低減することができる。

　本章ではまず、効率的なバンプの形成法を検討するために金属パッドのみを形成したホスト基板を用いて、最適なディップコートの条件出しを行った。次にホスト基板上へリセスを形成し、同様な手法でディップコートを行った。しかし通常のディップコート法では、本論文で用いるようなバンプが小さく、かつリセスが深い高アスペクト比の構造ではバンプが形成されづらいことがわかった。そこで、より微細な構造への適用のため、超音波を併用したディップコート法を提案する。最後にダミーブロックを用いて FSAに低融点金属を用いることの効果を確認した。

図2.1　低融点合金のディップコート

(19)

図2.2　アセンブル概念図1

図2.3　アセンブル概念図2

(20)

2.2 　ディップコートの最適化

　まず、ディップコート法の最適な条件を出すためにリセスを形成しないホスト基板を作製した。図2.4にホスト基板の構造とディップコートの概要を示す。ディップコートは Ga と比較のために融点が47℃の低融点合金の両方で行った。下面配線はTiを用いた。

TiはGaをはじくため、下面配線にはGaが付着しない。Gaを付着させる金属パッドの材料としてはGaと合金を作る材料を選ぶ必要がある。ここでは Au、Ag、Niの3種類の金属を用いた。ディップコートは容器内に50倍に希釈した塩酸と溶融Gaを入れ約 70℃に加熱し、そこへホスト基板を挿入することにより行った。図 2.5は(a)Au、(b)Ag、

(c)Niでそれぞれ試行した結果である。配線パターンが異なっているものもあるが、ぬ

れ性の検証には問題無いと考えられる。Au、Agで形成したものはGa中への金属パッドの溶出が非常に速いため大きさのばらつきが大きく、安定した形成が困難であった。またNiはAu、Agに比べ溶出はゆっくりであるが、蒸着時の歪みが大きく剥がれやすい問題があった。そこで歪みが小さいCuを用いて形成を試みた。CuはNiと同様に溶出は遅く、剥がれるなどの問題も起こらなかった。そのため大きさのばらつきは少なく、安定して形成することができた。図2.6と図2.7にCuパッドを用いた直径が (a)24μm、(b)18μm、(c)12μm、(d)8μmのGaバンプと低融点合金バンプの顕微鏡写真を示す。全てのサイズで、16個全ての金属パッドに溶融金属が付着し、バンプの高さが均一で歩留まりも良好なバンプを作製することができた。

　ここで各バンプの組成について簡単に検討した。図2.8に直径24μmのGaバンプ、

合金バンプの組成像（COMPO像）を示す。組成像はおおよそ原子番号順に明るさが変化し、大きい方が明るくなる。組成像からバンプ組成の分布を簡易的に見積もることができる。Gaバンプはコントラスト差がほとんどなく、均一な組成となっていることがわかる。しかし、合金バンプは一部で組成が大きく異なる部分がある。これは合金の複雑

(21)

な組成によるものと考えられ、バンプの微細化によって、より顕著になると考えられる。

従って毒性の観点からも低融点合金を用いず、Gaを用いることが今後の展開にも有望であると考えられる。

　次にリセスを形成する必要があるが、リセスの形成プロセスは 2通り考えられる。1つはGaバンプを先に形成し、その後リセスを形成する方法である。もう 1つはリセスを先に形成し、後からGaバンプを形成する方法である。前者が歩留まりの点で効率よく作製できると考えられたが、図2.9のようにGaバンプ表面に凹凸が発生し、バンプのサイズも小さくなっていることがわかった。サイズが小さくなった原因は不明であるが、凹凸はリセス形成プロセス中の高温により形成された酸化膜である可能性が高い。もしくは、SU-8レジスト中に含まれる物質との化合物である可能性もある。いずれにしても、

アセンブル時に障害となる可能性が高い。低融点金属バンプを用いた FSAはGaバンプ表面の状態が非常に重要であるため、ここではGaバンプ形成直後にFSAプロセスが可能、かつ高温プロセスが行われない後者を採用した。

(22)

Si 基板

SiO

₂

Ni パッド

Ti 配線

約 70℃ に加熱溶融 Ga

50 倍希釈 HCl

金属パッド

図2.4　ぬれ性検証のためのホスト基板の構造とディップコートの概要

(23)

(a)

(c) (b)

図2.5　金属によるぬれ性の違い　(a) Au(b) Ag(c) Ni

(24)

100μm

(b) (a)

図2.6(a)　Cuパッド上の直径24μmのGaバンプ

図2.6(b)Cu^{パッド上の直径}18μm^のGa^バンプ

(25)

100μm 100μm

(c)

(d)

図2.6(c)Cu^{パッド上の直径}12μm^のGa^バンプ

図2.6(d)Cu^{パッド上の直径}8μm^のGa^バンプ

(26)

(a)

(b)

図2.7(a)　Cuパッド上の直径24μmの合金バンプ

図2.7(b)Cu^{パッド上の直径}18μm^{の合金バンプ}

(27)

(c)

(d)

図2.7(c)Cu^{パッド上の直径}12μm^{の合金バンプ}

図2.7(d)Cu^{パッド上の直径}8μm^{の合金バンプ}

(28)

図2.8(b)　合金バンプの組成像（COMPO像）

図2.8(a)Ga^{バンプの組成像（}COMPO^像）

(29)

100μm

図2.9Gaバンプ形成後にリセス形成したホスト基板

(30)

2.3 　リセス形成後のディップコート

　ホスト基板上にTiで下面配線を形成し、Cu/Auで金属パッドを形成した。AuはGa への溶出が速いが、形成初期のぬれ性向上とCuの酸化防止のために形成した。リセスの形成にはSU-8レジストを用いた。SU-8レジストは200℃、60minのハードベークにより完全架橋させた。このとき図2.10のように金属パッドのCuが酸化し変色する問題が生じた。これはAuとCuの間の拡散によって金属パッド表面にCuが露出したためである。対策としてAuとCuの間にNiの拡散防止層を挿入した。

　ディップコートは塩酸を添加したエチレングリコール中で行った。濃度はエチレングリコール:塩酸=100:1である。エチレングリコールを用いるのは水に比べ高沸点であり蒸発しにくいことと、次章で述べるアセンブルの際に溶液としてエチレングリコールを用いているためである。ディップコートは前節と同様な方法で行った。結果として図 2.11 に示すように歩留まりは非常に悪かった。原因として図2.12のようにリセス径に対してリセスが深く、Gaが金属パッドに接触しづらいことが考えられる。一方でスクライブライン上のように開口部が広い部分はGaが付着している。これは液体Gaの大きな表面張力によるものと考えられる。溶液として使用したエチレングリコールの表面張力が 0.05N/m程度であるのに対して、液体Gaのそれは0.5～0.6N/mであり非常に大きい [2,3]。この表面張力を小さくすることは不可能のため、解決のためにはリセスの底まで Gaを供給する手法を開発する必要がある。

(31)

図2.10(a)　ハードベーク前の金属パッド　（表面は金色である）

図2.10(b)　ハードベーク後の金属パッド　（変色して緑色になっている）

(32)

100μm

Si基板

Ga

Si基板

図2.11　リセス形成後にディップコートしたホスト基板

図2.12　ディップコート時のホスト基板の概念図

(33)

2.4 　超音波を併用したディップコート

　解決策として超音波を併用したディップコートを提案する。図 2.13のように溶液中で溶融Gaに超音波を印加すると、直径がサブミクロンから数ミクロンの微小なGaボールが生成される。このGaボールはリセス径よりも十分に小さいためリセス内へ入り込み、

金属パッドに付着する。この工程が繰り返されることによって金属パッド上へ Gaが堆積し、Gaバンプが形成されると考えられる。金属パッドおよびリセスを形成したホスト基板を溶融 Ga の下へ配置し実験を行った。このときの金属パッドは直径 24μm、18μm、12μm、8μm、リセスは直径30μm、深さ5μmである。超音波は超音波洗浄器（アズワンASU-2D）を用いて周波数23kHz、出力Low、溶液温度50℃の条件下で3秒間ずつ2回印加した。また、Gaは非常にぬれ性の強い金属であるため、図 2.14のようにディップコート後のホスト基板上に余分なGaボールが付着し、アセンブル時の障害となる。これを取り除くために超音波を印加していない溶融Gaを用意し、

その中へホスト基板をくぐらせることで余分なGaボールを溶融Ga中へ回収する。この際、供給過剰によってリセスからはみ出た大きすぎるバンプも一部が回収され、大きさが均一化される。これらの結果を図2.15に示す。全てのサイズにおいて良好な歩留まりでGaバンプを形成できた。従来の方法と比較してこの手法の特徴は、ホスト基板上にピンセットなどで固定する部分が無いためホスト基板全面に均一にバンプが形成できることである。さらに生成されるGaボールの大きさはサブミクロンから数ミクロンと幅広いため、数ミクロンから数十ミクロンといった多様なサイズに対応できる。しかし最適な条件やGaバンプ形成のメカニズムははっきりしていない。

　ここで使用した超音波洗浄器は、周波数が23kHzと43kHz、出力がHiとLowに切り替えが可能である。最適なGaボールの生成およびGaバンプの形成には、周波数、

出力、印加時間の決定が非常に重要である。周波数が43kHzでは超音波洗浄器の

(34)

水深差による影響が大きくなり、加減が難しくなる。超音波洗浄器の洗浄槽には定在波が存在しており、間隔が23kHzでは33.5mm、43kHzでは17.9mmである。この間隔が長い方が位置決めをやりやすい。しかし、周波数および出力の選択が適切であっても印加時間が長すぎると、Gaバンプ形成の歩留まりは著しく低下する。これは一度形成されたGaバンプが、再びGaボールとなって溶液中へ脱離するためである。

また、SU-8レジストがダメージを受けリセスが破壊される場合もある。実験を繰り返すと、

一定時間印加し続けるより、回数を分け繰り返す方が良い結果になることがわかった。

今回の条件では、周波数23kHz、出力Low、3秒間ずつ2回が最適であった。

50μm

図2.13　超音波を用いたディップコートの概要図と微小な生成されたGa^ボール

(35)

(a)

図2.14　超音波印加直後のホスト基板

100μm

図2.15(a)^直径24μm^のGa^バンプ

(36)

(b)

(c)

図2.15(c)　直径12μmのGaバンプ図2.15(b)^直径18μm^のGa^バンプ

100μm

(37)

(d)

図2.15(d)　直径8μmのGaバンプ

100μm

(38)

2.5 　ダミーブロックの作製とアセンブル

　FSAは確率的なプロセスであり、歩留まり向上のためには散布されるブロックを十分に用意する必要がある。しかし、エピタキシャルウェハは小面積かつ高価であるため、

FSAの予備実験として用いるのは望ましくない。そこで大面積で安価な Si基板を用いてダミーブロックを大量に作製した。ここでは直径18μmの円形金属ディスクを大量に作製し、FSAを行った。金属には電解めっきが容易なCuを用いた。Si基板のサイズは各装置の上限を考慮し2.5cm×2.5cmとした。まず基板全面にブロックをリフトオフする際に犠牲層となるTi1000Åを蒸着する。次に W3000Åをスパッタにより成膜し、

Cu3000Åを蒸着した。これらTi/W/Cu層は後に電解めっきを行う際の通電層となる。

ここでめっき用厚膜レジスト（東京応化工業PMER P-LA900PM）で円形にホールをパターニングするが、通電のために基板の2辺をあらかじめ感光させレジストが除去されるようにしておく。その後、硫酸銅系めっき液で電気めっきを行い、約 7μmのCuを成膜した。めっき後はレジストを専用剥離剤で除去し、ウェットエッチング及びRIEによって犠牲層である Ti を露出させる。 Cu をクエン酸系エッチング液

（C6H8O7:H2O2:H2O=4:1:16）を用いてエッチングし、WをCF4を用いたRIEによりエッチングした。RIEの際Tiもエッチングされるが、犠牲層であるため問題はない。最後に

1%の希フッ化水素酸でTiをエッチングし、超音波によりブロックをSi基板から分離す

る。重力による分離も可能であるが、超音波を併用することで効率よく分離することができる。分離したブロックは純水で洗浄し、エタノール中に保管した。図2.16に完成したダミーブロックを示す。表裏で色が違うため片面がCu、反対がWであることがわかる。2.5cm×2.5cmのSi基板からは一度に約50万個のダミーブロックが作製できる。

　図2.17にFSAの概要を示す。Gaバンプを形成したホスト基板をPFA容器内へ置き、

その上を希塩酸で濡らし、ホットプレートで予熱する。その後、作製したブロックをホスト

(39)

基板上へ保存液ごと滴下する。希塩酸はGaバンプ表面の酸化膜を除去し表面を活性化させる。FSAを行っている間はバンプを溶融させるために、全体を50℃程度に加熱した。さらにPFA容器を強く揺することでブロックを動かし、歩留まりの向上を図った。最後に純水で洗浄し、顕微鏡による観察を行った。なお、使用したホスト基板のリセスは全て直径32μmであり、Gaバンプは8μm～24μmの4サイズである。図2.18にGa バンプ直径ごとのアセンブル数の分布を示す。白枠で囲まれた1×1cm²の領域内での歩留まりを表2.1に示す。直径24μmのGaバンプで84%の歩留まりを達成した。基板面内でのばらつきはブロックの散布位置の影響が強く出ていると考えられ、散布後にブロックを面内に均一に分させることが必要である。図2.19にアセンブルされたブロックのSEM画像を示す。16個全てのリセスにブロックがアセンブルされていることが確認できる。立っているブロックもあるが、これはブロックが直径に対して厚いために側面のCuがGaバンプに捕獲されたからである。今後、バンプ直径とブロック直径、厚さの関係を最適化する必要がある。また、ブロックが半導体でできている場合は側面に付着しづらいため、ブロックが立つことは起こりにくいと考えられる。

(40)

Gaバンプ直径歩留まり

24μm 84%

18μm 78%

12μm 63%

8μm 47%

図2.16　完成した直径18μmのダミーブロック

50μm

表2.1　Gaバンプ直径と歩留まりの関係

(41)

図2.17　FSAの概要

(42)

図2.19　16個のリセス全てにアセンブルされたダミーブロック図2.18　バンプ直径ごとのアセンブル数の分布

バンプ直径[μm]

(43)

2.6 　ホスト基板工程表

1. WIRE

1.1. 洗浄

1.1.1. アセトン US　3min

1.1.2. セミコクリーン　3min, 水洗 1min

1.1.3. ドライベーク　ベーク炉, 130℃, 5min

1.2. レジスト塗布

1.2.1. OAP 塗布　5000rpm, 50sec

1.2.2. PMGI SF9 塗布　3000rpm, 50sec

1.2.3. プリベーク　ホットプレート, 200℃, 5min

1.2.4. PR S1813 塗布　5000rpm, 50sec

1.3. 露光　12sec

1.4. 現像　CD-26 Developer, 2min, 撹拌, 水洗 1min

1.5. 顕微鏡観察

1.6. ポストベーク　ホットプレート, 115℃, 1min

1.7. 蒸着

1.7.1. デスカム　UV オゾン, 500cc/min, 50℃, 5min

1.7.3. 蒸着　Ti300Å, Cu4000Å, Ti1000Å

1.8. リフトオフ

1.8.1. アセトン浸漬　6hour 以上

1.8.2. アセトンスプレー

1.8.3. PMGI SF9 剥離　RemoverPG, US, P1

1.8.4. リンス　IPA, US, 3min, 水洗 1min

1.8.5. 顕微鏡観察(必要であればアッシングを行う)

1.8.6. アッシング　UV オゾン, 500cc/min, 80℃, 10min

(44)

2. PAD

2.1. 洗浄

2.2.1. OAP 塗布　5000rpm, 50sec

2.2.2. PMGI SF9 塗布　3000rpm, 50sec

2.2.4. PR S1813 塗布　5000rpm, 50sec

2.3. 露光　12sec

2.4. 現像　CD-26 Developer, 2min, 撹拌, 水洗 1min

2.7. 蒸着

2.7.3. 蒸着 Ti1000Å, Cu4000Å, Ni200Å, Au300Å

2.8.3. PMGI SF9 剥離　RemoverPG, US, P1

2.8.4. リンス　IPA, US, 3min, 水洗 1min

2.8.5. 顕微鏡観察(必要であればアッシングを行う)

2.8.6. アッシング　UV オゾン, 500cc/min, 80℃, 10min

(45)

3. RECESS

3.1. 洗浄

3.2.1. OAP 塗布　5000rpm, 50sec

3.2.2. SU-8 3010 塗布　5000rpm, 30sec

3.2.3. プリベーク　ホットプレート, 95℃, 5min, ゆっくり冷却

3.3. 露光　20sec

3.4. 露光後ベーク　ホットプレート, 95℃, 2min

3.5. 現像　SU-8 Developer, 5min

3.6. リンス　IPA, 30sec

3.8. ハードべーク　ベーク炉, 200℃, 60min

(46)

2.7 　ダミーブロック工程表

1. UNDER METAL

1.1. 洗浄

1.1.2. セミコクリーン　3min, 水洗　1min

1.2. 蒸着　Ti2000Å

1.3. 洗浄

1.3.1. デスカム UV オゾン, 500cc/min, 50℃, 5min

1.3.2. セミコクリーン　1min,水洗　1min

1.3.3. スパッタ　W,　Ar,　3Pa,　200W,　10min,　3000Å～

3500Å

1.4. 蒸着　Cu3000Å

2. ブロック

2.1. 洗浄

2.1.2. ドライベーク　ベーク炉, 　130℃,　5min

2.2.1. OAP 塗布　5000rpm,　50sec

2.2.2. PMER 塗布　5000rpm,　50sec

2.2.3. プリベーク　ホットプレート,　115℃,　2min

2.3. 露光　1min

2.4. 現像　PMER 現像液,　2min, 水洗　1min

2.5.1. 電解メッキ　Cu,　2A/dm²,　10min,　3μm~4μm

2.5.2. レジスト剥離

2.5.3. 剥離液　60℃,　10min

2.5.4. 水洗　1min

2.5.5. 顕微鏡観察

2.5.6. ブロック,　リフトオフ

2.6. ブロック形成エッチング

2.7. Cu ウェットエッチング (クエン酸 : H2O2 : H2O = 4 : 1 : 16)

6min

2.8. W ドライエッチング　RIE,　CF4,　10cc/min,　50w,　5min

(47)

2.9. リフトオフ　

2.10. HF1%に希釈　10min

2.11. 超音波　数秒(ブロックが全て剥離するまで)

2.12. エタノールに置換

2.13. 超音波　(ブロックをほぐし、バラバラにする)

(48)

2.8 　まとめ

　本章では、まずGaバンプを形成するための金属パッド材料の最適化を行った。 Au、Ag、Ni、Cuを比較した結果、溶融Ga中への溶出速度、Gaへのぬれ性を考慮し Cuが最適であると判断した。このCuパッドの表面には初期のぬれ性改善のために Au、AuとCuの間の拡散防止にNi層を形成した。また、リセスの形成はGaバンプ表面の化合物形成を防ぐために、ディップコート前に行うのが最適である。ここでリセス形成後に通常のディップコートを行ったが、歩留まりが非常に悪かった。この原因として溶融Gaが金属パッドへ到達しづらいことが考えられた。そこで、超音波を併用したディップコートを提案した。溶融Gaへ超音波を印加することでサブミクロンから数ミクロンの微小なGaボールが生成されることを利用する。このGaボールはリセスの底まで入り込み金属パッドに付着し、Gaバンプが形成される。作製したGaバンプの大きさは 24μm、18μm、12μm、8μmである。この手法によってホスト基板上に均一にGaバンプを高い歩留まりで作製することができた。最後にダミーブロックによるアセンブルを試み、

16個すべてのリセスにアセンブルすることができた。また、ホスト基板上の 1×1cm²の領域内で歩留まりは最大84%に達した。

(49)

参考文献

[1]　Sean A. Stauth and Babak A. Parviz，”Self-assembled single-crystal silicon circuits on plastic”，PNAS，Vol.103，No.38，pp13922-13927，September 19，2006

[2]　http://web.kyoto-inet.or.jp/people/macchann/hiroshi/hyoumennkagaku.htm

[3]　飛田守孝，榊原精，神藪秀人，”液体ガリウムの表面張力と過冷却現象”，日本金属学会，Vol.53，pp.1263-1267，1989

(50)

(51)

第 3 章　 FSA による RTD デバイスブロックのアセンブル

3.1 　まえがき

　共鳴トンネルダイオード（RTD）は負性微分抵抗を持ち、テラヘルツ動作可能なデバイスとして非常に注目されている[1]。しかしながら、RTDは2端子デバイスであり、このことが使用方法を制限している。これを解決し高性能を引き出すためには、他のデバイスと共に最適な基板上へ集積する必要がある。FSAを用いれば容易にRTDを他のデバイスと共に集積可能である。この方法は回路中の一部のみに非常に高速、高周波が必要な場合、例えばTHzサンプリング回路[2]、THz発振器[3]などに有効と考えられる。

　本章では、Gaバンプを用いたFSAの電気的評価として、RTDデバイスブロックのアセンブルを行った。図3.1にGaバンプを用いたFSAの概念図を示す。まず、RTDデバイスブロックを作製するためのプロセスを検討し、RTD面積113μm²、直径24μm、厚さ2μmの円形ブロックを作製した。このRTDデバイスブロックを第2章の方法で作製したホスト基板上へFSAを用いてアセンブルした。その後ポストプロセスを行い、I-V 特性評価および信頼性評価を行った。最後に、FSAでアセンブルされたデバイスと InP基板上のデバイスの放熱シミュレーションを行い、FSAにおける熱的優位性を示した。

(52)

Host substrate Device blocks Fluid

Molten

metal bumps SU-8

Metal pads

図3.1Ga^{バンプを用いた}FSA^の概念図

(53)

3.2 　 RTD デバイスブロックの作製

　RTDデバイスブロックの作製には図 3.2の構造のエピタキシャルウェハを用いた。 RTD層の下部にInGaAsの厚いブロック層がある。このブロック層はn型ドーピングされており、ポストプロセスで上面配線と接続される。作製する RTDブロックの構造を図 3.3に示す。この構造のRTDブロックの特徴として電流がブロックの厚み方向に流れるため、エピタキシャル中での電流の広がりを抑えられ、直列抵抗の低減が期待できる。まず、エピタキシャルウェハ上に直径12μmのエミッタ金属（Ti1000 /ÅAu2000Å）

を蒸着により成膜した。このエミッタ金属をマスクとしてウェットエッチングにより RTD層部分を約 2000Å メサエッチングする。エッチングには硫酸系エッチング液

（H2SO4:H2O2:H2O=1:10:1*1/30）を用いた。次にブロック層と次に成膜する金属パッドを絶縁するためにレジストハードベークを形成した。この絶縁層はブロック分離の際に、エッチング液がRTD層へ浸入するのを防ぐ役割もある。さらに直径24μm金属パッド

（Ti1000 /Å Au4000Å）を成膜し、この金属パッドをマスクとして絶縁層を O2RIEによりドライエッチングした。最後に絶縁層をマスクとしてブロック層をウェットエッチングし、

次節で述べるInP基板を犠牲層としたエピタキシャルリフトオフ（ELO）によりInP基板上からRTDデバイスブロックを分離した。エッチング液には塩酸系エッチング液（HC ｌ:H3PO4:CH3COOH=1:2:2）を使用した。分離したブロックは純水およびエタノールで洗浄後、エチレングリコール中に保管した。完成したRTDデバイスブロックを図3.4に示す。金属パッドの剥がれやブロック層の異常エッチングなどは無く、正常に作製できていることがわかる。

　このブロックのエミッタ金属を直径12μmとしたのは、今回用いたエピタキシャルウェハでRTDを作製した場合、ピーク電流密度が約2mA/μm²であり面積を制限しなければ、ピーク到達前に焼損する可能性があるからである。直径12μmの場合はピーク電

(54)

流が約226mAとなる。

図3.2^作製したRTDデバイスブロックのエピタキシャル構造

(55)

図3.3　RTDデバイスブロックの構造

図3.4　完成したRTDデバイスブロック

(56)

3.3 　エピタキシャルリフトオフ（ ELO ）

　InP基板上からデバイスブロックを分離するエピタキシャルリフトオフ（ELO^{）は、用い} るエッチング液の選定が非常に重要である。また、ELO後のデバイスブロックの保管方法も繰り返しプロセスを行うFSAでは重要である。本節ではInP^{基板を犠牲層とす} るELOのエッチング液の選定およびELO後の課題について述べる。図3.5^に基本的なELO^{プロセスを示す。（}1^）InP基板上にデバイス層、ブロック層から成るブロックとなる部分を形成する。（2）デバイス層を保護するためにフォトレジストで覆う。（3^）InP 基板を犠牲層として選択エッチングを行う。（4^{）ブロック下の}InP^{基板がすべてエッチ} ングされるとブロックが剥離する。

　InPのエッチング液として代表的なものは塩酸系エッチング液である。その中でも今回用いたのは塩酸とリン酸をベースとしたエッチング液である。このエッチング液は InGaAsに対しては選択比が非常に高い[4]。しかしリン酸の高い粘性のため、エッチング中に発生する気泡が基板から離れにくい、ブロックが沈澱しにくいためブロックの水洗作業が困難といった問題が起こる。そこで酢酸を加えることで極端なエッチングレートの低下を抑えつつ低粘性化を図った[5]。ここで予備実験として3種類のエッチング液を調製しInPとInGaAsのエッチングレートを調べた。表3.1に結果を示す。3種

類とも InGaAsを全くエッチングしなかった。RTDデバイスブロックはブロック層が

InGaAsのため、塩酸系エッチング液は最適であると言える。一見すると、どのエッチン

グ液でも問題ないように見えるが、エッチング液Aは計算と比べ、ELOに異常に時間がかかることが報告されている[6]。水が混合されたことが原因と考えられるが、はっきりしていない。エッチング液Bはエッチング液Aから水を除いたものであるが、著しくエッチングレートが上昇し、短時間でELOが完了すると推定される。しかし、レジストなどへのダメージが懸念されるため、緩衝効果のあるリン酸を増やしエッチング液 Cを調

(57)

製した。エッチングレートは低下するが十分な速度があり、レジストへのダメージも確認されなかったことから、本研究ではエッチング液Cを採用した。

　ELO後のデバイスブロックはFSA時および保管時に液中で分散している必要がある。しかし実際は図3.6のようにブロック同士が吸着し塊となっている場合がある。従って、ブロックの分散はFSAの歩留まりを左右する重要な要素である。分散の手法には複数あるが、まず界面活性剤による分散を試みた。界面活性剤として非イオン系の

Triton X-100および陰イオン系のラウリル硫酸ナトリウムを用いた。両者とも臨界ミセル

濃度以上となるように調製し、それぞれブロックの保存液に加えた。しかし、凝集を防ぐことはできなかった。界面活性剤は使い方によっては凝集剤としても作用するため、

この効果が出てしまったと考えられる。次に超音波による分散を試みた。ブロックが保存されている遠心沈澱管を超音波洗浄器の洗浄槽に浸け、超音波を印加した。その結果、図3.7のように分散することができた。しかし、超音波によって一度分散しても沈澱してから時間が経つと、再び凝集することがわかった。解決には他の手法を考える必要がある。その手法の一つとして有力なのが自己修飾単分子膜（SAM）の形成である。SAMには様々な種類が存在するが、ブロック表面の親水化や電荷を持たせることで反発させる効果の利用が考えられる。

(58)

エッチング液混合比（体積比）エッチングレート[ /min]Å

塩酸リン酸酢酸水 InP InGaAs

A 1 1 2.5 1 400 0

B 1 1 2.5 0 6000 0

C 1 2 2 0 3000 0

InP^基板

ブロック層デバイス層

フォトレジスト

図3.5　ELOの基本プロセス

表3.1^{エッチング液の比較}

(59)

図3.6　液中で塊となったデバイスブロック

図3.7　超音波によって分散されたブロック

(60)

3.4 　 FSA によるアセンブルとポストプロセス

　前節で作製したRTDデバイスブロックを、ホスト基板へFSAによりアセンブルした。

アセンブルはエチレングリコール:塩酸=200:1の溶液中で50℃程度に加熱した状態で行った。アセンブルされたRTDデバイスブロックを図3.5に示す。金属パッドの中心にセルフアライメントされていることがわかる。リセスの中心からずれているのは、ホスト基板側の金属パッドがフォトリソグラフィ時にずれていたためである。この後ポストプロセスを行い、図3.6のような構造を作製する。まずGaバンプとRTDデバイスブロック側の金属パッドを十分に合金化させるため、250℃で10分間熱処理した。次にブロックとリセスの隙間を埋め平坦化するために、レジストハードベークを形成した。本来は BCB レジストなど平坦化に適したレジストを使うべきであるが、ここでは簡易的な手法として、

レジストハードベークを用いた。最後に上面配線

（Ti300 /Cu4000 /Ni200 /Au300Å Å Å Å）を蒸着により成膜した。完成した基板を図3.7 に示す。

図3.5^{アセンブルされた}RTD^{デバイスブロック}

(61)

図3.6　ポストプロセス後のホスト基板の構造

図3.7　ポストプロセス後のホスト基板

(62)

3.5 　 I-V 特性評価

　アセンブルされたRTDデバイスブロックの特性を評価するために、I-V測定を行った。

焼損を防ぐため、デューティ比1%、周期100msのパルスで測定した。測定結果を図 3.8に示す。比較のためにInP基板上で測定した同面積のRTDと、14μm²の小面積 RTDを重ねてある。小面積RTDの電流値は比較のため、ピーク電流をノーマライズしてある。アセンブルの前後でピーク電圧が大きく変化しているが、これは電流がブロックの厚さ方向に流れたことによる直列抵抗の減少（～1.5Ω）によるものと考えられる。図 3.9に概念図を示す。InP基板上に作製されたRTD素子では、電流がコレクタ層を水平方向に流れる。この構造は、コレクタ層内を通る部分が数μm～10μm程度と長いため、直列抵抗が大きくなる。これに対して、アセンブルされたRTDは電流が垂直に流れる。コレクタ層は厚さが0.5μmと薄いため、直列抵抗を非常に小さく抑えられる。また、RTD面積14um²との比較でもピーク電圧がほぼ同じであった。これらから直列抵抗が非常に小さいこと、ブロック化とアセンブルによるひずみの影響がほとんど無いことが言える。

(63)

図3.9　(a)FSAによりアセンブルされたRTDブロックの断面　(b)InP基板上に作製されたRTD素子の断面

Host substrate

SU-8 SU-8

Gallium Bump RTD block Wire Vertical current path

(a)

(b)

InP substrate RTD Emitter metal

Collector

図3.8^{アセンブルされた}RTD^{デバイスブロックの}I-V^特性

(64)

3.6 　信頼性評価

　Gaは低融点（29.8℃）であるため、熱的信頼性の問題が生じる可能性がある。特に発熱が大きいデバイスでは、動作中にバンプが溶融する可能性がある。この問題を解決するためにデバイスブロック側に十分な量のAuのパッドを用意し、FSA後に十分な熱処理を行って合金化させ、融点を上昇させる。理論上では図3.10のAu-Ga合金状態図[7]よりGa中へAuが35%程度溶け込めば融点が451℃以上へ上昇することがわかる。この検証のためアセンブルされたデバイスブロックの断面を出し、そこに含まれる元素の割合を分析した。アセンブルされたブロックを集束イオンビーム（FIB）により断面加工後、波長分散型X線分析（WDS）により定量分析し、元素の割合から合金の融点を推定した。分析の結果、Gaが64.9%、Auが32.6％、Cuが2.5％であることがわかった。Cuが少量含まれているが、ここでは単純なAu-Ga合金であるとして融点を推

定した。Au-Ga合金状態図から融点が451℃以上であると推定される。この融点であ

ればAu-Snはんだの融点（282℃）と比較しても高いため、十分な熱的信頼性が得ら

れると考えられる。さらにWDSによるマッピングも行った。結果を図3.11に示す。主成分であるGaとAuがバンプ内に均一に分布していることがわかる。このことから融点も均一であると言える。

　　最後に長期的な信頼性を評価するために、RTDブロックがアセンブルされたホスト基板をベーク炉で長時間加熱し、特性の変化を調べた。このとき使用したブロックは絶縁層をレジストハードベークからSiO2スパッタ膜に変更した。レジストハードベークは簡易的な方法であり、特に半導体との密着性が悪かった。SiO2スパッタ膜であれば密着性は高く、長期的に安定していると考え、加熱試験に使用した。サンプル数は 14個、

ベーク温度は200℃である。RTDのピーク電流の経時変化を図3.12に示す。長時間ベークを行ってもピーク電流は安定しており、ばらつきも小さいことがわかる。この結果

(65)

より、Gaを用いたFSAがデバイスに与える影響はほとんど無く、長期的に安定していると言える。本来はピーク電圧の変化も見るべきであるが、上面配線に Cuを使用していたため加熱での酸化が著しく、プローブとの接触抵抗が増大していた。そのためばらつきがひどく、比較対象から外した。加熱試験を行う場合はAuなど酸化しづらい金属を使うべきである。

図3.10Au-Ga^{合金状態図}

(66)

SEM

5μm

Ga

10μm

Au

10μm

図3.11WDS^{マッピング結果}

(67)

図3.12　ベークによるピーク電流の変化量

(68)

3.7 　 FSA の放熱シミュレーション

　FSAによる放熱性の改善を検証するために、放熱シミュレーションを行った。計算は単純な熱伝導のみとした。シミュレーションにはSynopsys^社Sentaurus^{を用いた。モ} デルを図3.13^に示す。(a)^はGa^{バンプを用いた}FSA^でSi^{基板上にアセンブルさ} れたRTD^{デバイスブロック、}(b)^はInP^基板上のRTDデバイスを想定している。それぞれの基板は各辺100μmの立方体と定義し、側面および底面の温度は300K^に固定した。次にRTD^{デバイス層部分に}1mW/μm²の熱源を設定しシミュレーションした。

図3.14にシミュレーション結果を示す。InP^{基板上では最大}104℃^{まで上昇している} が、Si基板上にアセンブルしたものは最大81℃に抑えられている。上面配線の有無ではほとんど温度には変化がなく、基板側からの放熱が重要であることが分かる。Si 基板上での放熱には、特にバンプ部の熱伝導率が重要となっていると考えられる。これらからFSAでの実装は、発熱の大きなデバイスの実装にも有効であると言える。ただし、実際の半導体デバイスでは温度の上昇に伴って抵抗値が下がり、熱的リーク電流が増大する。そのため、発熱量が増大し熱暴走に至る可能性がある。今回のシミュレーションではこの点が考慮されていないため、注意が必要である。

(69)

図3.13(a)Si^基板上にFSAでアセンブルされたデバイス

(70)

図3.13(b)　InP基板上のデバイス

(71)

図3.14　シミュレーション結果　(a)Si^基板上(b)InP^基板上 (a)

(b)

373K

340K

310K 320K 305K 307K 310K 334K 351K

375K

(72)

3.8 　 RTD デバイスブロック工程表

1. EMITTER

1.1. 洗浄

1.2.1. OAP 塗布　5000rpm, 50sec 1.2.2. PMGI SF9 塗布　3000rpm, 50sec

1.2.4. PR S1813 塗布　5000rpm, 50sec

1.3. 露光　12sec

1.4. 現像　CD-26 Developer, 2min, 水洗 1min

1.7. 蒸着

1.7.3. 蒸着　Ti1000Å, Au3000Å

1.8.3. PMGI SF9 剥離　RemoverPG, US, P1 1.8.4. リンス　IPA, US, 3min, 水洗 1min

1.9. 熱処理　アニール炉, 250℃, 5min

(73)

2. MESA

2.1. RTD 層エッチング

2.1.2. (H2SO4:H2O2:H2O=1:10:1)*1/30　ブロック層まで 2.1.3. 水洗 1min

2.1.4. 段差測定

3. ISOLATION

3.1. 洗浄

3.2.1. OAP 塗布　5000rpm, 50sec 3.2.2. PR S1813 塗布　5000rpm, 50sec

3.3. 露光　12sec

3.7. ハードベーク　ベーク炉, 200℃, 60min

(74)

4. PAD

4.1. 洗浄

4.2.1. OAP 塗布　5000rpm, 50sec 4.2.2. PMGI SF9 塗布　3000rpm, 50sec

4.2.4. PR S1813 塗布　5000rpm, 50sec

4.3. 露光　12sec

4.7. 蒸着

4.7.3. 蒸着　Ti1000Å, Au4000Å

4.8.3. PMGI SF9 剥離　RemoverPG, US, P1 4.8.4. リンス　IPA, US, 3min, 水洗 1min

(75)

5. BLOCK

5.1. ISOLATION エッチング

5.1.1. RIE　O2, 20cc/min, 50W, 3min

5.3. ブロック層エッチング

5.3.2. (H2SO4:H2O2:H2O=1:10:1)*1/30　InP 基板まで

6. ELO

6.1. HCl:H3PO4:CH3COOH=1:2:2　ブロックが落ちるまで

6.2. 洗浄

6.2.1. 純水に置換　pH が 7 になるまで

6.2.2. エタノールに置換

6.2.3. エチレングリコールに置換

(76)

3.9 　ホスト基板ポストプロセス工程表

1. ANNEAL

1.1. 熱処理　アニール炉, 250℃, 10min

2. BRIDGE

2.1. 洗浄

2.2.1. OAP 塗布　5000rpm, 50sec 2.2.2. PR S1813 塗布　5000rpm, 50sec

2.3. 露光　12sec

2.7. ハードベーク　ベーク炉, 200℃, 60min

Ga バンプを用いた Fluidic Self-Assembly による 異種材料デバイス集積技術の研究