集積回路設計技術・ 次世代集積回路工学特論

集積回路設計技術・

次世代集積回路工学特論

群馬大学 松田順一

令和３年度

概要

• はじめに

• 半導体の基本特性概要

• ２端子 MOS 構造

• ３端子 MOS 構造

• ４端子 MOS トランジスタ

• 微細化による特性への影響

• QS(Quasi Static) 動作

• 低中間周波動作

• 高周波動作

はじめに

• 集積回路製品

• 集積回路製品の技術開発区分

• MOSFET 構造

• CMOS プロセス・フロー概要（別資料）

集積回路製品

（１）マイクロプロセッサ（

MPU

：

Micro-Processing Unit

） コンピュータの演算や制御

（２）マイコン（マイクロコントローラ） 電気機器のシステム制御

（３）メモリ（

DRAM

、

SRAM

、

NAND

フラッシュ） データの記録（パソコン内のデータ記録、

SD

カードなど）

（４）

GPU

（

Graphics Processing Unit

） 画像データ処理（積和演算回路）

（５）

DSP

（

Digital Signal Processor

） デジタル信号処理（数値解析）

（６）

FPGA

（

Field-Programmable Gate Array

） ユーザ独自のロジック（プログラム）形成

（７）モデム

IC

通信デジタル信号の変復調

（８）アナログ

IC

（演算増幅器、比較器、

ADC

／

DAC

など） アナログ信号処理

（９）電源

IC

（

AC-DC

コンバータ、

DC-DC

コンバータなど） 複合電源、

LED

照明用電源など

（１０）発光素子（レーザー、発光ダイオード） レーザーによる顔認証、発光ダイオードによる照明など

（１１）受光素子（

CCD

、

CMOS

センサ） モニタやカメラの受光部

（１２）

MEMS

（

Micro Electro Mechanical Systems

） 小型マイクロフォン、加速度センサ、圧力センサなど

集積回路製品の技術開発区分

MOSFET 構造

A

A’

B

B’

A-A’

の断面

B-B’

の断面

ソース

ゲート ドレイン ゲート

ゲート

ソース ドレイン

ｎチャネル型

MOSFET

パターン

n

+

n

⁺

p

型基板

p

型基板 素子分離（

STI

）

B

B’

A

A’

ｐチャネル型（ｎチャネルと極性逆）

半導体中の基本特性概要

• 半導体とは

• 絶縁体 / 半導体 / 金属の違い、エネルギー・バンド

• 半導体中の電子と正孔

• 平衡状態での電子と正孔

• 半導体中の伝導

• ドリフト電流

• 拡散電流

• ドリフト電流＋拡散電流

• 接触電位

• pn 接合

半導体とは：絶縁体、半導体、金属の違い

絶縁体 半導体 金属

伝導帯

伝導帯 伝導帯

伝導帯

伝導帯

価電子帯 価電子帯

価電子帯

禁止帯 禁止帯

価電子帯 伝導帯

エネルギー帯の違い

伝導帯

価電子帯電子のエネルギー 伝導帯^{（空ろな帯）}

（充ちた帯） （充ちた帯） （充ちた帯） （充ちた帯）

（空ろな帯）

（空ろな帯）

（空ろな帯） （空ろな帯）

（充ちた帯）

・絶縁体：材料中のキャリア（電子と正孔）の移動不可

・半導体：価電子帯の電子が熱で伝導帯に励起（伝導帯の電子と価電子帯の正孔が伝導に寄与）

・金属：材料中を電子が自由に移動可能

Si Si Si

Si B^- Si

Si Si Si

Si Si Si

Si P⁺ Si

Si Si Si

半導体（Ｓｉ）の原子モデル

真性半導体（Ｓｉ）

Si Si Si

Si Si Si

Si Si Si

Ｎ型半導体

（Ｓｉ中にＰドープ）

Ｐ型半導体

（Ｓｉ中にＢドープ）

-q +q

エネルギー･バンド

電子 正孔

真性半導体

n

型半導体

p

型半導体

Ei

EF

Ed

Ea

伝導帯

価電子帯

伝導帯

価電子帯

伝導帯

価電子帯 Ei

EF

Ei

EF

禁止帯

𝐸_𝑖:真性ｴﾈﾙｷﾞｰレベル

𝐸_𝐹：ﾌｪﾙﾐ･ｴﾈﾙｷﾞｰレベル 𝐸_𝑑:ﾄﾞﾅｰ･ｴﾈﾙｷﾞｰレベル 𝐸_𝑎:ｱｸｾﾌﾟﾀ･ｴﾈﾙｷﾞｰレベル

電子の エネルギー

正孔の エネルギー 高

低 高

低

伝導帯の電子と 価電子帯の正孔が 伝導に寄与する

f

(

E

)= ¹

1+𝑒 ^{𝐸−𝐸𝐹 𝑘𝑇Τ}

電子の存在確率

f

(

E

)

k:^{ボルツマン定数} T:^絶対温度 E_C

E_v：価電子端のエネルギーレベル

E_c：伝導帯端のエネルギーレベル

E_V

E_F で電子の存在確立 は½になる

半導体中の電子と正孔

q E E

n np

kT E n E

p

kT E n E

n

i F

F

i

F i

i

i F

i

− −

=

=

 

 



 −

=

 

 



 −

=

 　　

　　

²

exp exp

素電荷量 ﾌｪﾙﾐ電位 絶対温度 ﾎﾞﾙﾂﾏﾝ定数

準位 ﾌｪﾙﾐｴﾈﾙｷﾞｰ

真性ｴﾈﾙｷﾞｰ準位 真性ｷｬﾘｱ密度 正孔密度

電子密度

: : : :

: : : : :

q T k E E n

p n

F F i i



平衡状態の場合

E_F-E_i が大きいと n が増大する

E_i-E_F が大きいと p が増大する Ei

EF

E_C

E_V

Ei

EF

E_C 𝐸_𝐹 − 𝐸_𝑖

𝐸_𝑖 − 𝐸_𝐹

禁止帯

禁止帯

2 点間での電子密度比

 

 



= 

 

 



= 

 

 



 −

=

 

 



 −

=

t

i i

kT q

kT q

kT E E

n n











12 12

2 1

1 2

2 1

exp exp

) exp (

exp

　　 　　

　　 

₁₂



₁



₂



−

=

− 

=

 q

E

_i



1



₂



12

2 1

, n

２点での電子密度 n

ポテンシャル

 :

: 熱電圧

q kT

t

=



E_C

E_V 𝐸_𝐹 − 𝐸_𝑖1 𝐸_𝐹 − 𝐸_𝑖2 場所

1

場所

2

𝑛₁ = 𝑛_𝑖 exp 𝐸_𝐹 − 𝐸_𝑖1

𝑘𝑇 𝑛₂ = 𝑛_𝑖 exp 𝐸_𝐹 − 𝐸_𝑖2 𝑘𝑇

E_F

E_i1 E_i2

場所1の電子密度 場所2の電子密度

𝐸_𝑖2 − 𝐸_𝑖1

n

₁

> n

₂

平衡状態では E は一定になる

ψ

₁

ψ

₁

> ψ

₂

ψ

₂

= 𝑞𝜓₁ −𝑞𝜓₂

n型半導体

高い 低い

２点間での正孔密度比

2 1

, p p

 

 



= 

 

 



= 

 

 



 −

=

 

 



 −

=

t

i i

kT q

kT q

kT E E

p p











21 21

1 2

2 1

2 1

exp exp

) exp (

exp

　　 　　 　　

1 2

21

 

 = −



1



₂



21

２点での正孔密度

E_C

E_V 𝐸_𝑖1 − 𝐸_𝐹

𝐸_𝑖1 − 𝐸_𝑖2

場所

1

場所

2

𝑝₁ = 𝑛_𝑖 exp 𝐸_𝑖1 − 𝐸_𝐹

𝑘𝑇 𝑝₂ = 𝑛_𝑖 exp 𝐸_𝑖2 − 𝐸_𝐹 𝑘𝑇

E_F E_i1

E_i2

場所1の正孔密度 場所2の正孔密度

𝐸_𝑖2 − 𝐸_𝐹

p

₁

> p

₂

ψ

₁

ψ

₂

= 𝑞𝜓₂ −𝑞𝜓₁

p型半導体

ψ

₂

> ψ

₁

高い 低い

半導体中の伝導（電流成分）

• ドリフト電流

• 電界に依存した電流

• 強反転領域の電流

• 拡散電流

• 濃度勾配に依存した電流

• 弱反転領域の電流

電流⇒ドリフト電流＋拡散電流

ドリフト電流

b d d Q

nqbc I

I dx

d a

V

a V nq bc I

I

a v V

v a

v

v abc nqbc

I nq I

B

B B

d

d d

d

 

 













|

|

|

|

|

|

| ) |

(

=

'

=

=

=



=

=

=

=

　

は以下になる。

とすると、

の極限を　 　

は以下になる。

を用いると 　　

ドリフト速度 　 　　　

　

は以下で表される。

電流

単位面積当りの電荷 通過時間

電界

ポテンシャル 電子密度

素電荷量

バルク移動度

: :

: : : :

:

Q'

n q

B









a b c

V

I

n

型半導体

I: 単位時間当たりの通過電荷量

∵ 𝑄^′ = 𝑛𝑞𝑐

シート抵抗

抵抗率 　　　

導電率 　　　

コンダクタンス 　　

: 1 :

:

^'



















=

=

=

=

=

=

=

G nq

a Q b a

bc a

nq bc G

GV a V

nq bc I

B

B B

B

抵抗パターン

𝑅 = 1

𝐺 = 1 𝜎

𝑎

𝑏𝑐 = 𝜌 𝑎

𝑏𝑐 = 𝑅

_𝑠

𝑎

𝑏 , 𝑅

_𝑠

= 𝜌

𝑐 = 1

𝜇

_𝐵

𝑄

^′

:

シート抵抗

a b

R

s

3

I

V

b b b

a b

R: ρ に電流の流れる方向の長さ a を掛け、その断面積bcで割ったもの

拡散電流

の関係）

　（ｱｲﾝｼｭﾀｲﾝ 　 　　

　　

t B t B

D

dx x b dQ

dx bc dn

Dq I









=

 

 



 −

=

 

 

 −

=

) ( )

(

'

単位面積当りの電荷 拡散係数

: : Q'

D

アインシュタインの関係は ドリフト電流＋拡散電流＝０ から導出される。

a b

c

) (x n

xx

x 0 x

0

)

'( x Q

I

電子の流れ

アインシュタインの関係式

( )

t B t

B

t t

t

B B

dx D d x D n dx

x d n

dx x d

x n dx

x d

n x x d

d n x

dx d dx

x dn

dx I D dn dx

x d dx n

bc dn dx Dq

qbc d x

n I



 



 

















 

 

=



=

 =



 



= 

 

 



 



 



= 

=

=



−

=

　 下を得る。

となる。これから、以 　　

ここで、

　　　 　

　　 　

拡散電流）

電流（ドリフト電流＋

)

) ( (

) ( )

( )

( )

exp ( )

( )

exp ( )

(

0 at

) ( )

( )

(

2 2

 

　　　 　

一定、

、 　

　



 



= 



→

→

 →



 



= 

t t

n x x n

x n

x n n n

n







 



) exp (

) (

) ( )

(

, exp

2

12 2

1 12

2 1

ドリフト電流＋拡散電流（１）

2

exp exp

,

i

Fp i

i

i Fn

i

Fp Fn

n np

kT E n E

p

kT E n E

n

E E



 

 



 −

=

 

 



 −

=

　　　 　

　

を考える 擬ﾌｪﾙﾐﾚﾍﾞﾙ

態の）場合、

電流がある（非平衡状

 

 



 −

=

−

=





− 

 =

 

− 

=



dx dE dx

x dE kT n

dx dn

dx dE q dx

d

x E q x

q E

i Fn

i i i

) 1 (

1 1



 

　 　　　　　　

　

　

ドリフト電流＋拡散電流（２）

dx x dE p

A I

dx x dE n

A

dx dE dx

x dE kT n

dx dE x q

n qA

dx D dn dx

x d n qA

I

I I

Fp p

p

Fn n

i Fn

t n i

n

n n

n

p n

) (

) (

) 1 (

) 1 (

) (











 

=

=

 

 



 



 



 −

 +



 



 −

−

=

 

  − +

=

　

　　　

　 　　　

　

は と正孔電流

電子電流

電子拡散係数 電流通路の断面積

: : D

n

A

正孔移動度 電子移動度 :

:

p n





接触電位（２つの異なる材料の接触）

J

1

J

₂

2 1,J



J

) ( x



2 1,J



J

: 接触電位

2 1,J



J

接触電位とフェルミ・レベル

触電位）

真性半導体に対する接

（接触電位 

_J

:

　

　 



 



− 

 



 



= 



 

 



= 

 

 



= 

i D t

i t

F

t i F

t

n N n

n

n n n

n

ln ln

exp

, exp

0

0 12

2 1















 

 



 

 

 



= 

i A t

i t

F

n

N n

p ln

ln

⁰







n

型半導体の場合

p

型半導体の場合

真性半導体 材料

Ｊ 

^J



F

A D

N p

p

N n

n



=



=

0 2

0

2

n

₁

= p

₁

= n

i

F

J



 = −

外因性半導体

2 1

各種材料の接触電位

フェルミ電位と基板濃度（ Si ）の関係

p 型半導体と真性半導体接合のエネルギー・バンド図

q 

F



F

p

型 真性



E

C

E

i

E

F

E

V

pn 接合のｴﾈﾙｷﾞｰ･ﾊﾞﾝﾄﾞ図（平衡状態）

p型 n型

空乏領域

q 

bi



bi

E

C

E

i

E

F

E

V



①pとn領域の接合により、

n領域から電子がp領域へ拡散により流れる

（p領域から正孔がn領域へ流れることと同じ）

②n領域の電子が去った後に正の電荷ができる

（ドナーのイオン化）

③p領域に電子が流れ込んで負の電荷ができる

（アクセプタのイオン化）

④上記で形成された電荷により発生する電界により、

電子が拡散する方向とは逆方向に引っ張られる

⑤電子の拡散による流れと電界（ドリフト）による流れ が釣り合ったところで電子の流れは止まる

⑤上記の電荷領域が空乏領域になる

＋

＋

＋

ー ー ー

正電荷 負電荷

＋

＋

＋

ー ー ー

平衡状態では E_F は一定になる

接触電位と仕事関数差

真性半導体

q W W

_{J J}

J J

J J

1 2

2 1

2 1,

= −

−

=  



J1

W ^W

^J2

E

R

E

F

n型(J1) p型(J2)

真空準位

J

₁

J

₂

J1



J2 2



1,J



J

n型 p型

I 型 I 型

J1

q  ^q 

^J1,J2

J2

q 

I 型

1

2 J

J

W

W −

E E

C

+

+

W

φ

－

－

異種材料の直列接続と接触電位（１）

n

n n

n n

J J

J J

J J

J J

J J J

J J

J KL

L

KL

K



























−

=

− +

− +

−

=

+ +

+

=

−

−

1

1 3

2 2

1

1 3

2 2

1

, ,

,

　　　

･･･

･･･

　

は の間の電位差

と 異種材料

J

1

K J

3

J

₂

L

−1

J

n

J

n



KL

2 1,J



J

3 2,J



J

n

n J

J ₋₁,



異種材料の直列接続と接触電位（２）

( ) ( )

0

1

1 ,

,

=

− +

+

−

=

+ +

= 　　　　 　　　　 　

は 電圧計の値

u n

u

u n u

J J

KL J

J

J J KL

J J BC

BC





















J

1

K J

3

J

₂

L

−1

J

n

J

n



KL ,J1

J_u



u n J J ,

 ^C

B 

_BC

= 0 J

u

J

u

電圧計

異種材料の直列接続と接触電位（３）

( )

source BC

J J

source KL

KL

V

C B

V

n

=

− +

=











　

間に表れる電圧は と

この場合の 　

は 電圧印加のある場合の

1

J

1

K J

3

J

₂

L

−1

J

n

J

n



KL ,J1

J_u



u n J J ,

 ^C

B 

BC

= V

source

J

u

J

u

電圧計 電源

source

V

pn 接合：電荷･電界･電位

l

2

l

1



bi

n p

qN

D

+

qN

A

−

)

 (x

x

x

0

s A s

D

l qN l

qN





¹

⁼

²

s D

l qN

2 

2 1



bi

階段接合均一密度

0

) ( E x

) ( x



Q

D

Q

A

= 0 +

_A

D

Q

Q

ポアソンの式を1回積分する

ポアソンの式を更にもう1回積分する

pn 接合の解析（１）

( )

である。

　

は から、

境界条件 　　

の如くになる。

ポアソンの式は、以下

では、

型半導体中 である。

　　 　　

ポアソンの式は

qN x x

x qN

dx d

l x n

dx x d dx

d

s D s

D s











=





=



 =







−

=

 =

) (

) ( 0

) 0 (

0 ) ( ,

1

1 1

1

bi A

D

N

N



接触電位

空乏層端で電界 空乏層近似

各半導体中で均一 外部バイアスゼロ

0 ,

=



pn 接合の解析（２）

( )

( )

等しいことを表す。

の空乏層中の電荷量が 及び

となる。これは、

　 　 　　

となり、

　　

であるから、

　

は以下で表される。

から、

境界条件 　　

以下となる。

では、ポアソンの式は 型半導体中

また、

N N l

l l N l

N

qN l qN l

l l

l l

x l

qN l x

x l

l qN dx

d

l l x l

p

D A A

D

s A s

D s

A s

A

=



=

=

=



=





=



− +

=





= +



−

 =

+





2 1 2

1

2 1

1 2 1

1

1 2 1

1

2 1 2

2 2

1 2

2 1 1

) ( )

(

) ( )

(

) (

) ( 0

) (









pn 接合の解析（３）

( )

( )

( )

( ) ^{（ は任意定数）}

　　　

くになる。

を積分して、以下の如 　　　

は、

での電位 型半導体中

また、

は任意定数）

　　（ 　　

くになる。

を積分して、以下の如 　　　

は、

での電位 型半導体中

次に、

B B

x x

l qN l

x

x l

qN l dx

d

x l

l x l

p

A A

qN x x

qN x dx

d

x l

x n

s A s

A s D s

D

 +

 

 + −

−

=

− +

=

−

+



 +

−

=

=

−





2 2

1 2

2 1 2

2 2

1 1

2 1

1

1 1

2 ) 1

(

) ( ) 2

(

) ( 0

 







 







pn 接合の解析（４）

( ) ( )

(

_{A D}

)

s

bi D A

A

D s

bi D A

D

A s

D A

bi s

A s

D bi

bi

bi

N l N

l

N N

N

N l q

N N

N

N l q

l l l

l N

N l

l

l

l qN l

qN l

l l l

l

 

 

 





 













= + +



= +

= +

+

=

+

=

= +

−

=

2

, 2 2

, ,

2 2

) (

) 0 ( ),

( )

(

2 1

2 1 2

1 2

1

2

1 2 2 2

1

2 1 2 1

1 2 1

1

　　　

　 　

は以下となる。

　及び 　

から、

に関する式と す。

の領域での電位差を表 第二項は、

また、

の領域での電位差を、

、 ここで、上式第一項は

　

は以下の如くになる。

から、

　 　

境界条件

pn 接合の解析（５）

( )

( )

(

_{A D}

)

^{bi s}_A ^bi

A

D s

bi D

A D

A s

s A D

D A

A s

s A D

A s

D s

A s

D bi

bi A

D

qN N

N N

N l q

N N

N

N l q

l l

qN l N l

N N

N q

qN l N l

N l qN

l qN qN

N N

 

 

 











 



2 2

, 2 0

2 2

2 2

2 2

2 1

2 1

2 2 2

2

2 2 2

2 2 2

2 2

1

+ 

=

+ 

=

+ 

=

 +



 



=  +

=

　 　

は以下になる。

と また、

　　　 　

は以下になる。

　の場合、

≫

pn 接合の解析（６）

( )

(

_{bi R}

)

A s A

R bi

A s

R bi

bi bi

R

V N

q N ql Q

Q l

qN V l

l

V V pn

+

−



−

=

+



+







 







2 2

2 '

2

' 2 2

2 2

　　　　 　　

は、以下になる。

荷 側の単位面積当りの電 この場合

　　

は次式で表される。

　 　　

　　

は以下になり、

が印加されると、

接合に逆バイアス

逆バイアス pn 接合の小信号容量（１）

R j

R j

R j

j R R

R

dV C dQ

pn dV C dQ

V C Q

C Q Q

Q Q

V V

V pn

' ' 2

2

2

1

,

−

=

−

=



= 



−

=



 +

=



 +

　　

なる。

両辺を割ると、以下に 接合の断面積で上式の

となり、

　　

と、

となる。微分量で表す 　　

は 容量

となる。ここで、接合 　　

の変化は、

すると、接合容量電荷

に変化 から

逆接合電圧が

V

R

 C

j

 Q +

 Q

−

逆バイアス pn 接合の小信号容量（２）

( )

( )

( ) _



 



  +

=

= +

+

−

=

R bi

A s s

j

R bi

A s j

j A

D

R bi

A s

qN V l l

C

V N C q

C N

N

V N

q Q

Q

 











2 2

2 2

2 2

' '

' '

2 ' 2

但し、

　　 　

すなわち、

　

は以下になる。

　の階段接合の場合、

≫ 　

を以下にすると、

参考文献

MOSFET

(1)Yannis Tsividis, Operation and Modeling of the MOS Transistor Second Edition, McGraw-Hill, New York, 1999.

(2)Yannis Tsividis and Colin McAndrew, Operation and Modeling of the MOS Transistor Third Edition, Oxford University Press, New York, 2011.

MOSFETとバイポーラトランジスタ

(3)Yuan Taur and Tak H. Ning, Fundamental of Modern VLSI Devices, Cambridge University Press, Cambridge, 1998.

(4)Yuan Taur and Tak H. Ning, Fundamental of Modern VLSI Devices Second Edition, Cambridge University Press, Cambridge, 2013.

パワーデバイス

(5)J. Jayant Baliga, Fundamentals of Power Semiconductor Devices, Springer, New York, 2008.

(6)J. Jayant Baliga, Advanced Power MOSFET Concept, Springer, New York, 2010.

(7)大橋弘道、葛原正明（著、編集）、パワーデバイス、丸善、2011.

(8)山本秀和、パワーデバイス、コロナ社、2012.

アナログ回路

(9)谷口研二, CMOSアナログ回路入門, CQ出版社, 2005.

(10)Behzad Razavi, Design of Analog CMOS Integrated Circuits,McGraw-Hill, New York, 2001.

(11)R. Jacob Baker, CMOS Circuit Design, Layout, and Simulation, Third Edition (IEEE Press Series on Microelectronic Systems), Wiley-IEEE Press, New Jersey, 2011.

(12)藤井信生, アナログ電子回路－集積回路化時代の, オーム社, 2014.

(13)藤井信生, アナログ電子回路の基礎, オーム社, 2014.

電源回路

(14)原田耕介, 二宮保、顧文建、スイッチングコンバータの基礎、コロナ社、1992．

(15)Robert W. Erickson and Dragan Maksimovic, Fundamentals of Power Electronics Second Edition, Springer, New York, 2001.

(16)落合政司、スイッチング電源の原理と設計、オーム社、2015.

(17)平地克也、DC/DCコンバータの基礎から応用まで、電気学会、2018.

アナログ･レイアウト

(18)Alan Hastings, The Art of Analog Layout Second Edition, Pearson Education, New Jersey, 2001.