ミスマッチが独立して存在する場合の影響

(1)

Explicit Analysis of Channel Mismatch Effects in Time-Interleaved ADC Systems

N.Kurosawa, K.Maruyama, H.Kobayashi, H.Sugawara and K.Kobayashi y

Gunma University, Japan y Teratec Corp. Japan

(2)

発表内容

1.

_{研究の目的}

2.

_{インターリーブ}

ADC

_{の原理と問題点}

3.

ミスマッチが独立して存在する場合の影響

4.

ミスマッチが同時に存在する場合の影響

5.

_{帯域ミスマッチの影響}

6.

_まとめ

1

(3)

1.

_{研究の目的}

2

(4)

研究の目的

インターリーブ・アーキテクチャを用いて最高速の

ADC

_{を実現する場合の、}

システム上の問題の理論解析を行う。

3

(5)

2.

_{インターリーブ}

ADC

_{の原理と問題点}

4

(6)

高速・高精度ADC_の構成

² ^高速ADC_の構成

± 大部分の回路が比較的低い周波数のクロックで動作

± 周波数の高い信号の発生が不要

± 周波数の高い信号が不要

± タイミングの問題が少ない(_例:_{タイミングスキュー})

² ^高精度ADC_の構成

± ^{高精度回路が不要}

± 大きなプロセス変動を許容

± 低ノイズ回路・デバイスが不要例: _{デルタ・シグマ}ADC

¦ ^{サブミクロン}CMOSのアナログCMOS回路

!^{高精度回路が不要}

!^{低ノイズ回路が不要}

5

(7)

マルチプロセッサ構成

² デジタルの世界では、マルチプロセッサ構成は非常に一般的

± 多くの低性能プロセッサ

± ^{高性能を実現}

² ^問題点

± ソフトウエア開発の負担が重い

± マルチプロセッサの性能 ¿ ^{プロセッサ１個の}M _倍の性能 M：プロセッサ数

6

(8)

インターリーブADC_{の原理と問題点}

² M 個のADCのインターリーブでM 倍のサンプリングレートを実現

± マルチプロセッサ構成の観点から、非常に効果的

± サンプリングレートの高いADCに適している

² チャネル間ミスマッチによってS/N_が低下通常キャリブレーションが必要

7

(9)

アナログ回路システムのミスマッチ

² 回路レベルのミスマッチ

例:_{差動ペアのオフセット}V_os (V_os)_rms / 1

pW L

² システムレベルのミスマッチ

例:_{インターリーブ}ADCのチャネル間のミスマッチ

8

(10)

3.

_{ミスマッチが独立して}

存在する場合の影響

9

(11)

チャネル間ミスマッチの影響

-

オフセットミスマッチの影響

10

(12)

オフセットミスマッチのモデル

11

(13)

オフセットミスマッチの時間領域での影響

² ^{パターンノイズ}

± ^{ほぼ入力周波数と独立}

± ^{加算的ノイズ}

± f_s=M 周期

f_s :_{サンプリング周波数} M :_{チャンネル数}

² 4_{チャンネル}ADC_{のシミュレーション}

± ^{正弦波入力}

ADCシステムの出力とエラー

12

(14)

オフセットミスマッチの周波数領域での影響

² パターンノイズの周波数

± f_noise = k £ f_s=M k = 1;2;3;¢ ¢ ¢

f_s :_{サンプリング周波数} M :_{チャンネル数}

± 8192_点FFT

ADC出力のパワースペクトラム

13

(15)

オフセットミスマッチのS/Nへの影響

² 4_{チャンネル}6_ビットADC_のシミュレーション

² オフセットミスマッチ：

S/N_{は入力周波数に独立}

ノイズレベルは入力振幅に独立

ADCシステムのS/N

14

(16)

チャネル間ミスマッチの影響

-

ゲインミスマッチの影響

15

(17)

ゲインミスマッチのモデル

16

(18)

ゲインミスマッチの時間領域での影響

± 入力正弦波のピークでエラー最大

± ^{乗算的ノイズ}(AM_ノイズ)

17

(19)

ゲインミスマッチの周波数領域での影響

± f_noise = f_in § k £ f_s=M k = 1;2;3;¢ ¢ ¢

f_s :_{サンプリング周波数} f_in :入力周波数

M :チャンネル数

² 4チャンネルADCのシミュレーション

± 8192点FFT

18

(20)

ゲインミスマッチのS/N_への影響

² 4チャンネル6ビットADCのシミュレーション

² ^{ゲインミスマッチ：}

S/N_{は入力周波数に独立} 入力振幅に独立

ADC_{システムの}S/N

19

(21)

チャネル間ミスマッチの影響

-

タイミングスキューの影響

20

(22)

タイミングスキューのモデル

21

(23)

タイミングスキューの出力への影響

22

(24)

タイミングスキューの時間領域での影響

± ^{入力正弦波のゼロ交差} (_{スルーレート最大}) 付近で最大のエラー

± ゲインミスマッチとは逆

± PM_ノイズ

² 4チャンネルADCのシミュレーション

23

(25)

タイミングスキューの周波数領域での影響

± f_noise = f_in § k £ f_s=M k = 1;2;3;¢ ¢ ¢

f_s :_{サンプリング周波数} f_in :_{入力周波数}

M :チャンネル数

± ゲインミスマッチの場合と同じ

± 8192_点FFT

24

(26)

タイミングスキューのS/N_への影響

² 4_{チャンネル}6_ビットADC_のシミュレーション

² ^{タイミングスキュー：}

S/Nは

± 入力周波数が高くなると共に低下

± ^{入力振幅に独立}

ADC_{システムの}S/N

25

(27)

4.

_{ミスマッチが同時に}

存在する場合の影響

26

(28)

ミスマッチが同時に存在する場合の影響

- 2

_{チャンネル}

ADC

27

(29)

2ch ADCに複数のミスマッチが同時に存在する場合のモデル

V_in(t) = A cos (2¼f_int) V_out(nT_s)

=

8<

:

AG₁ cos f2¼f_in (nT_s + ±t₁)g+os₁ (n : odd) AG₂ cos f2¼f_in (nT_s + ±t₂)g+os₂ (n : even)

=

8>

><

>>

:

AG (1 ¡ ®) cos

½

2¼f_in

µ

nT_s ¡ ^±t₂

¶¾

+os_cm¡os_{dif f} (n : odd) AG (1 + ®) cos

½

2¼f_in

µ

nT_s + ^±t₂

¶¾

+os_cm+os_{dif f} (n : even) (n = 0; §1; §2; ¢ ¢ ¢)

28

(30)

2ch ADCに複数のミスマッチが同時に存在する場合の出力

V_out(nT_s) = A_s cos (2¼f_innT_s + µ_s) +A_n cos

8<

:2¼

0

@¡f_in + 1 2f_s

1

A nT_s + µ_n

9=

;

+ os_cm + os_{dif f} cos

8<

:2¼

0

@1 2f_s

1

A nT_s

9=

;

A_s = AG

r

cos² (¼f_in±t) + ®² sin² (¼f_in±t) A_n = AG

r

®² cos² (¼f_in±t) + sin² (¼f_in±t) µ_s = arctan f® tan (¼f_in±t)g

µ_n = arctan ftan (¼f_in±t) =®g

29

(31)

2ch ADCに複数のミスマッチが同時に存在する場合の出力のパワースペクトラム

30

(32)

解析式と数値計算の結果が一致

+

解析式の正当性を確認

31

(33)

2ch ADCに複数のミスマッチが同時に存在する場合のSNRの低下

32

(34)

ミスマッチが同時に存在する場合の影響

- 4

_{チャンネル}

ADC

33

(35)

4ch ADCに複数のミスマッチが同時に存在する場合のモデル

V_in(t) = A cos(2¼f_int) V_out(nT_s) =

8>

>>

<

>>

>:

AG₁ cos f2¼f_in (nT_s + ±t₁)g + os₁ (n = 4m)

AG₂ cos f2¼f_in (nT_s + ±t₂)g + os₂ (n = 4m + 1) AG₃ cos f2¼f_in (nT_s + ±t₃)g + os₃ (n = 4m + 2) AG₄ cos f2¼f_in (nT_s + ±t₄)g + os₄ (n = 4m + 3)

(m = 0; §1; §2; ¢ ¢ ¢)

34

(36)

4ch ADCに複数のミスマッチが同時に存在する場合の出力

V_out(nT_s) =

r

A²_sc + A²_ss cos

(

2¼f_innT_s ¡ arctan

ÃA_ss A_sc

!)

+

r

A²_n1c + A²_n1s cos

8<

:2¼

Ã

f_in + 1 4f_s

!

nT_s ¡ arctan

0

@A_n1s A_n1c

1 A

9=

;

+

r

8<

:2¼

Ã

f_in + 1 2f_s

!

nT_s ¡ arctan

0

@A_n2s A_n2c

1 A

9=

;

+

r

8<

:2¼

Ã

f_in + 3 4f_s

!

nT_s ¡ arctan

0

@A_n3s A_n3c

1 A

9=

;

+1

4 (os₁ ¡ os₂ + os₃ ¡ os₄) cos

(

2¼

Ã1 2f_s

!

nT_s

)

+1 2

r

(os₁¡os₃)²+(os₂¡os₄)² cos

8<

:2¼

Ã1 4f_s

!

nT_s¡arctan

0

@os₂¡os₄ os₁¡os₃

1 A 9=

;

+1

4 (os₁ + os₂ + os₃ + os₄)

35

(37)

4ch ADCに複数のミスマッチが同時に存在する場合の出力のパワースペクトラム

36

(38)

解析式と数値計算の結果が一致

+

解析式の正当性を確認

37

(39)

4ch ADCに複数のミスマッチが同時に存在する場合のSNRの低下

38

(40)

5.

_{帯域ミスマッチの影響}

39

(41)

ADC_{の一次遅れ系近似}

H (j2¼f) = 1

1 + jf_in=f_c ゲインjH (j2¼f) j = 1=

r

1 + (f_in=f_c)² 位相 ⁶ H (j2¼f) = ¡ arctan (f_in=f_c)

V_in(t) = cos (2¼f_int) _のとき

V_outk(nT_s) = G_k cos (2¼f_innT_s + µ_k)

40

(42)

帯域ミスマッチの影響

- 2

_{チャンネル}

ADC

41

(43)

2ch ADCに帯域のミスマッチが存在する場合のモデル

V_in(t) = Acos (2¼f_int) V_out(nT_s)

=

8<

:

A=

q

1 + (f_in=f_c1)² cosf2¼f_innT_s¡arctan (f_in=f_c1)g (n : odd) A=

q

1 + (f_in=f_c2)² cosf2¼f_innT_s¡arctan (f_in=f_c2)g (n : even)

=

( AG₁ cos (2¼f_innT_s + µ₁) (n : odd)

AG₂ cos (2¼f_innT_s + µ₂) (n : even) (n = 0;§1;§2;¢ ¢ ¢)

² ^{帯域のミスマッチ}

± ゲインと位相のミスマッチ

± ゲインミスマッチとタイミングスキューに相似

± ^ゲイン,_{位相は周波数の関数}

42

(44)

2ch ADCに帯域のミスマッチが存在する場合の出力

V_out(nT_s) = A_s cos (2¼f_innT_s + µ_s) +A_n cos

(

2¼

Ã

¡f_in + 1 2f_s

!

nT_s + µ_n

)

A_s = 1 2A

r

G²_c cos² (µ_d) + G²_d sin² (µ_d) A_n = 1

2A

r

G²_c sin² (µ_d) + G²_d cos² (µ_d) µ_s= arctan

8<

:

G_c sin (µ_c) cos (µ_d) + G_d cos (µ_c) sin (µ_d) G_c cos (µ_c) cos (µ_d) ¡ G_d sin (µ_c) sin (µ_d)

9=

;

µ_n =¡ arctan

8<

:

G_c cos (µ_c) sin (µ_d) + G_d sin (µ_c) cos (µ_d) G_c sin (µ_c) sin (µ_d) ¡ G_d cos (µ_c) cos (µ_d)

9=

;

G_c = G₁ + G₂ ; G_d = G₁ ¡ G₂ µ_c = (µ₁ + µ₂) =2 ; µ_d = (µ₁ ¡ µ₂) =2

43

(45)

2ch ADCに帯域のミスマッチが存在する場合の出力のパワースペクトラム

44

(46)

解析式と

Spice

シミュレーション結果が一致

+

解析式の正当性を確認

45

(47)

2ch ADCに帯域のミスマッチが存在する場合のSNR_の低下

f_m:_{平均カットオフ周波数}

46

(48)

帯域ミスマッチの影響

- 4

_{チャンネル}

ADC

47

(49)

4ch ADCに帯域のミスマッチが存在する場合のモデル

V_in(t) = A cos (2¼f_int) V_out(nT_s) =

8>

>>

<

>>

>:

G₁ cos (2¼f_innT_s + µ₁) (n = 4m)

G₂ cos (2¼f_innT_s + µ₂) (n = 4m + 1) G₃ cos (2¼f_innT_s + µ₃) (n = 4m + 2) G₄ cos (2¼f_innT_s + µ₄) (n = 4m + 3)

(m = 0;§1; §2; ¢ ¢ ¢)

48

(50)

4ch ADCに帯域のミスマッチが存在する場合の出力

V_out(nT_s) =

r

A²_sc + A²_ss cos

(

2¼f_innT_s ¡ arctan

ÃA_ss A_sc

!)

+

r

8<

:2¼

Ã

f_in + 1 4f_s

!

nT_s ¡ arctan

0

@A_n1s A_n1c

1 A

9=

;

+

r

8<

:2¼

Ã

f_in + 1 2f_s

!

nT_s ¡ arctan

0

@A_n2s A_n2c

1 A

9=

;

+

r

8<

:2¼

Ã

f_in + 3 4f_s

!

nT_s ¡ arctan

0

@A_n3s A_n3c

1 A

9=

;

Asc; Ass; An1c; An1s; An2c; An2s; An3c; An3sは f_in; f_c1; f_c2; f_c3; f_c4_の関数

49

(51)

4ch ADCに帯域のミスマッチが存在する場合の出力のパワースペクトラム

50

(52)

解析式と

Spice

シミュレーション結果が一致

+

解析式の正当性を確認

51

(53)

6.

_まとめ

52

(54)

研究成果

インターリーブADCのミスマッチの影響について

² 複数のミスマッチが同時に存在する場合の解析式を導出

² 帯域のミスマッチが存在する場合の解析式を導出

² 実際のアプリケーションの80%以上をカバーする 2_{チャンネルと}4チャンネルについて解析

53

ミスマッチが独立して存在する場合の影響

発表内容

研究の目的

インターリーブ

の原理と問題点

ミスマッチが独立して存在する場合の影響

ミスマッチが同時に存在する場合の影響

帯域ミスマッチの影響

まとめ

研究の目的

研究の目的

インターリーブ・アーキテクチャを用いて 最高速の

を実現する場合の、

システム上の問題の理論解析を行う。

インターリーブ

の原理と問題点

ミスマッチが独立して

存在する場合の影響

チャネル間ミスマッチの影響

オフセットミスマッチの影響

チャネル間ミスマッチの影響

ゲインミスマッチの影響

チャネル間ミスマッチの影響

タイミングスキューの影響

ミスマッチが同時に

存在する場合の影響

ミスマッチが同時に存在する場合の影響

チャンネル

解析式と数値計算の結果が一致

解析式の正当性を確認

ミスマッチが同時に存在する場合の影響

チャンネル

解析式と数値計算の結果が一致

解析式の正当性を確認

帯域ミスマッチの影響

帯域ミスマッチの影響

チャンネル

解析式と

シミュレーション結果が一致

解析式の正当性を確認

帯域ミスマッチの影響

チャンネル

解析式と

シミュレーション結果が一致

解析式の正当性を確認

まとめ

_{研究の目的}

_{インターリーブ}

_{の原理と問題点}

_{帯域ミスマッチの影響}

_まとめ

_{研究の目的}

インターリーブ・アーキテクチャを用いて最高速の

_{を実現する場合の、}

_{インターリーブ}

_{の原理と問題点}

_{ミスマッチが独立して}

_{ミスマッチが同時に}

_{チャンネル}

_{チャンネル}

_{帯域ミスマッチの影響}

_{チャンネル}

_{チャンネル}

_まとめ