2018
年度「コンピュータアーキテクチャ」中間試験 (2)
担当: 石浦菜岐佐 • 試験時間は 50 分で, 持ち込みは一切不可である. • 問題は全部で 67 問あり, 60 問以上の正解で合格とする. • 解答用紙 (マークシート) に, 学籍番号, 氏名, 出題番号 (8 7 1 1) の記入とマークをせよ. なお, この項目に記入漏れやマークミスがあった場合には, 不合格とすることがある. • この試験で不正行為があった場合は，直ちにこの科目を不合格とする. • 採点結果は WWW で発表する (講義のホームページからリンクする). 認証 (ID とパスワード) は下記の通り. – 情報科学科および人間システム工学科の学生: 学科教務 WWW と同じ. – それ以外の学生: メールで通知したもの. • 出題や採点結果に疑問がある場合は, 1 月 11 日 (金) までに連絡すること. MIPSと x86 のメモリーアクセス命令 Mem[a,b] は, 主記憶の a 番地から始まる b バイトのデータを表わす. 命令ニモニック 動作MIPS lw Rt,Imm(Rs) Rt = Mem[ Rs + sx(Imm) ,4] sw Rt,Imm(Rs) Mem[Rs + sx(Imm) ,4] = Rt x86 movl (%Rb),%Rd Rd = Mem[Rb, 4] movl %Rs,(%Rb) Mem[Rb, 4] = Rs 付録: IEEE 754 の単精度浮動小数点表現 • フォーマット 符号部 指数部 仮数部 符号部 1 ビット 指数部 8 ビットで, バイアス値 127 のバイアス表現; 00000000 と 11111111 は特殊用途に使用 仮数部 23ビットで, 隠しビットを使用 • 正規化数以外の表現 ゼロ 指数部が00000000で仮数部が0000· · ·0のとき,符号部が正なら+0を,負なら−0を表す 非正規化数 指数部が00000000で仮数部が0000· · ·0以外のとき,仮数部をmとすると0.m× 2−126 を表す 無限大 指数部が11111111で仮数部が0000· · ·0のとき,符号部が正なら+∞を,負なら−∞を表す NaN 指数部が11111111で仮数部が0000· · ·0以外のとき
資料 MIPS のマイクロアーキテクチャの一例 記法 sx(f ) … f の 32bit への符号拡張 Mem[a,b] … 主記憶の a 番地から始まる b バイトのデータ RF[k] … レジスタファイルの k 番目のレジスタ IRx:y … レジスタ IR の x ∼ y ビット目 c ? a : b … c が 1 のとき a, そうでないとき b x<<y … x の y ビット論理左シフト x==y … x と y が等しいとき 1, そうでないとき 0 (1) 命令の動作と命令フォーマット 命令 動作 命令フォーマット add Rd,Rs,Rt Rd = Rs + Rt, PC = PC+4 opcode Rs Rt Rd func 31 26 25 21 20 16 15 11 10 6 5 0 000000 rrrrr rrrrr rrrrr 00000 100000 addi Rt,Rs,Imm Rt = Rs + sx(Imm),
PC = PC+4
lw Rt,Rs,Imm Rt = Mem[ Rs+sx(Imm),4 ], PC = PC+4
opcode Rs Rt Imm
31 26 25 21 20 16 15 0
oooooo rrrrr rrrrr iiii iiii iiii iiii sw Rt,Rs,Imm Mem[Rs+sx(Imm),4 ] = Rt,
PC = PC+4
beq Rt,Rs,Imm PC = (Rt==Rs) ?PC+4+sx(Imm)*4 : PC+4
(2) 各ステージの動作
命令 IF ID EX MEM WB
add Rd,Rs,Rt Y = A+B PC = NPC RF[IR15:11] = 9
addi Rt,Rs,Imm IR = 1 A = 3 Y = A+I PC = NPC RF[IR20:16] = 9
lw Rt,Rs,Imm NPC = 2 B = ？ Y = 5 PC = NPC, M = Mem[Y,4] RF[IR20:16] = 10
sw Rt,Rs,Imm I = 4 Y = 5 PC = NPC, 7 = B beq Rt,Rs,Imm Y = 6 PC = Y ? 8 : NPC (3) データパス構成 mux ALU mux <<2 sx mux RF r1d r2d r1# r2# wd w# + + 4 IF ID EX MEM WB address data Mem address bus data bus f a e g h d b c
1 コンピュータアーキテクチャの分野おいて「割り込み」に相当する英語はどれか.
(1) check-in (2) interrupt (3) division (4) fast-in (5)該当無し (6) fault (7) cut-in (8) split-in
2 a, b, cのうち正しいものを全て列挙せよ.
a 外部割り込みは, ソフトウェア割り込みとも呼ばれる.
b 内部割り込みは, CPU の割り込み要求端子に信号を加えることにより発生する. c 要因が主記憶アクセスにある割り込みは, 内部割り込みに分類される.
(1) b (2) b,c (3) a,c (4) a,b (5) a (6) c (7) a,b,c (8)なし 3 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a 電源異常 b未定義命令の実行 c入力装置の応答待ちの打ち切り
(1) a (2) b (3)なし (4) c (5) a,c (6) a,b,c (7) b,c (8) a,b 4 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a ページフォルト b ユーザモードでの特権命令の実行 cマウスの操作
(1) a (2) b,c (3)なし (4) c (5) b (6) a,b (7) a,c (8) a,b,c 5 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a オーバーフロー b 出力装置からの完了通知 cスーパバイザコール
(1)なし (2) b (3) c (4) a,b (5) a,c (6) b,c (7) a,b,c (8) a 6 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a リセット b主記憶の保護領域へのアクセス cキーボードのキーの押下
(1) c (2) b (3) a,c (4) b,c (5) a (6) a,b (7) a,b,c (8)なし 7 割り込みハンドラの説明として適切なものを選べ. (1) 割り込みを認識する OS 内のモード変更プログラム. (2) 割り込みを引き起こす特殊な命令. (3) 割り込みの要因に対する処理を行うプログラムやルーチン. (4) 該当無し (5) 割り込みに対する処理ルーチンの開始番地を配列形式にしたもの. (6) 割り込みを区別するための識別番号. (7) 割り込みの要因を表形式にまとめたもの. 8 a, b, cのうち正しいものを全て列挙せよ. a 割り込みの処理中に割り込みが発生することを多重レベル割り込みと言う. b スーパバイザコールを行うためには未定義命令を用いる. c トラップ以外のソフトウェア割り込みは「トレース」と呼ばれる.
(1) a,b (2) b (3) a,b,c (4)なし (5) c (6) a (7) b,c (8) a,c 9 a, b, cのうち正しいものを全て列挙せよ.
a 複数の割り込みが同時に発生した場合には, マスクがセットされていないもののうちで優先順位最高のもの が選ばれる.
b OSでもマスクをセットできない割り込み (要因) がある. c ユーザでもマスクをセットできる割り込み (要因) がある.
10 コンピュータアーキテクチャの分野において “NMI の NM” は何の略か.
(1) no-machine (2) new miss (3) nano-mega (4) new machine (5) non-maskable (6) new miracle (7) no-message (8) neumann (9) non-multiple (0)該当無し 11 割り込みに対する処理 a∼d が行われる順序として正しいものはどれか.
a 割り込まれたプログラムの状態を復元する.
b 発生した割り込み要因のうち, 処理対象とするものを決定する. c 割り込まれたプログラムの状態を保存する.
d 割り込みハンドラに分岐する.
(1) c→a→b→d (2) b→c→d→a (3) c→b→a→d (4)該当無し (5) b→c→a→d (6) b→d→c→a (7) b→a→d→c (8) c→b→d→a (9) d→b→c→a (0) d→c→b→a 12 容量の大小関係が正しいものはどれか (1)セクタ < トラック < シリンダ (2) トラック < セクタ < シリンダ (3) シリンダ < セクタ < トラック (4)セクタ < シリンダ < トラック (5) シリンダ < トラック < セクタ (6) トラック < シリンダ < セクタ 13 次の記述の中で誤っているものはどれか. (1) 複数のハードディスクにデータを重複記録することによりハードディスクの信頼性を向上させる方法がある. (2) RAMにデータをキャッシュすることによりハードディスクに対するアクセスを高速化する方法がある. (3) 機械的故障が起こり易いことがハードディスクの欠点の一つとして挙げられる. (4) 該当無し (5) ハードディスクのアクセス時間は, DRAM の 100 倍程度である. (6) ハードディスクに記録したデータは不揮発である. 14 次のようなハードディスクで 5 KB (の連続するセクタ) のデータのアクセスに要する平均時間を求めよ. 平均シーク時間 20 ms 回転速度 6000 rpm 転送速度 10 MB (1) 125 ms (2) 25.5 ms (3) 15.6 ms (4) 23.7 ms (5)該当無し (6) 30.5 ms 15 次の記述の中で誤っているものはどれか. (1) フラッシュメモリーには機械的な故障がほとんど起きない. (2) フラッシュメモリーは, 仮想記憶のスワップ領域など, 書き換え回数が多い用途に用いるべきではない. (3) フラッシュメモリーは, 書き込み回数に制限がある. (4) フラッシュメモリーは, ランダムアクセス読み出しに関してはハードディスクより高速である. (5) フラッシュメモリーは揮発性である. (6) 該当無し 16 論理アドレス空間 216 B,キャッシュブロックサイズ 16B の時, 88 (10 進数) 番地のキャッシュブロック番号 bとブロック内でのオフセット f はそれぞれいくらか. (1) b = 5, f = 8 (2) b = 10, f = 8 (3) b = 8, f = 8 (4)該当無し (5) b = 2, f = 24 (6) b = 5, f = 24 (7) b = 7, f = 8 (8) b = 1, f = 24
17 主記憶の a 番地に読み出しアクセスに対して, キャッシュで下記の a∼d が全て行われたとする. このとき, a∼dが起こる順序はどれか. a キャッシュの当該ブロックのオフセット f のデータを CPU に渡す. b 主記憶の b 番ブロックを格納する位置を確保するため, キャッシュから追い出すブロックを決定する. c 主記憶の b 番ブロックをキャッシュにロードする. d 主記憶の a 番地のブロック番号 b とオフセット f を求める. (1) d - b - c - a (2) b - c - d - a (3) b - d - a - c (4) d - b - a - c (5) d - c - b - a (6) b - d - c - a (7)該当無し 18 キャッシュの写像方式に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a ダイレクトマッピング方式は, キャッシュの利用効率に優れるが, ブロックの検索のハードウェアが複雑に なる. b フルアソシアティブ方式は, ブロックの検索は容易であるが, キャッシュの利用効率では他方式に劣る. c S-wayのセットアソシアティブ方式において, S = 1 とするとダイレクトマッピング方式と等価になる. (1) c (2) b (3) a (4) b, c (5) a, c (6) a, b (7) なし (8) a, b, c 19 容量が 4KB でブロックサイズが 32B のキャッシュに, ブロックは何個収容できるか. (1) 16個 (2)該当無し (3) 64 個 (4) 32個 (5) 512個 (6) 256個 (7) 1024個 (8) 128 個 20 論理アドレス空間が 16MB で, キャッシュブロックのサイズが 32B の時, ブロック番号は何ビットで表現さ れるか.
(1) 15bit (2) 12bit (3) 5bit (4) 9bit (5)該当無し (6) 16bit (7) 19bit (8) 24bit 21 論理アドレス空間 64KB, キャッシュブロックサイズ 128B のとき, 1101 1011 1010 1100 (2 進数) 番地の キャッシュブロック番号 (2 進数) はどれか. (1) 1101 1011 101 (2) 1101 101 (3) 1101 1011 1010 (4)該当無し (5) 1101 10 (6) 1101 1011 1 (7) 1101 1011 (8) 1101 1011 10 22 論理アドレス空間 64KB のコンピュータにおいて, 下記の a∼d の順に主記憶の番地 (2 進数) にアクセスが あったとする. このコンピュータに容量 8KB, ブロックサイズ 32B のフルアソシアティブ方式のキャッシュが搭 載されているとき, どのメモリーアクセスでキャッシュミスが発生するか. a: 1011 0101 1100 0000 b: 1011 0101 1010 0010 c: 1011 0101 1011 1100 d: 1011 0101 1001 1100 (1) a, b, d (2) a, c, d (3) a, b, c, d (4) a, b (5) a, d (6) a, c (7) a (8) a, b, c (9) 該当無し 23 論理アドレス空間 64KB のコンピュータにおいて, 下記の a∼d の順に主記憶の番地 (2 進数) にアクセスが あったとする. このコンピュータに容量 4KB, ブロックサイズ 32B のダイレクトマッピング方式のキャッシュが 搭載されているとき, どのメモリーアクセスでキャッシュミスが発生するか. a: 1011 0101 1100 0000 b: 1011 0101 1111 1100 c: 1010 0101 1111 0010 d: 1011 0101 1110 1000 (1) a, c (2) a, b, c (3) a, b, c, d (4)該当無し (5) a, b, d (6) a, c, d (7) a, b (8) a (9) a, d
24 論理アドレス空間 64KB のコンピュータにおいて, 下記の a∼d の順に主記憶の番地 (2 進数) にアクセスが あったとする. このコンピュータに容量 8KB, ブロックサイズ 128B の2-way セットアソシアティブ方式のキャッ シュが搭載されているとき, どのメモリーアクセスでキャッシュミスが発生するか. ただし, ブロック置き換えアル ゴリズムにはFIFOを用いているとする. a: 1011 0101 1100 1000 b: 1001 0101 1101 0010 c: 1011 1101 1011 1010 d: 1011 0101 1100 1000 (1) a, b, c (2)該当無し (3) a, b (4) a, b, c, d (5) a, b, d (6) a (7) a, c, d (8) a, c (9) a, d 25 ページ方式の仮想記憶において, 論理アドレス空間が 1GB で, ページサイズが 16KB の時, 全てのページを 識別するのに何ビットが必要か.
(1)該当無し (2) 14bit (3) 22bit (4) 16bit (5) 18bit (6) 26bit (7) 20bit (8) 30bit 26 仮想記憶に関する次の記述の中で誤っているものはどれか. (1) 該当無し (2) ページテーブルとは, 仮想アドレスを実アドレスに変換するための表である. (3) 仮想記憶の写像方式には, 通常, フルアソシアティブ方式が用いられる. (4) 一般的な仮想記憶のページサイズは 4KB 程度であるが, 最近では更に大きなページを扱うプロセッサもある. (5) スラッシングが起きると, 物理アドレス空間がおよそ半分に減少する. 27 主記憶に収容できるページ数が 4 で, ページ置き換えアルゴリズムに FIFO を用いる仮想記憶を持つコン ピュータにおいて, 2 0 1 3 2 4 2 1 4 0 3 1 という (仮想) ページ参照系列があったとき, ページフォルトは何回発生するか. (1)該当無し (2) 8 回 (3) 7回 (4) 5回 (5) 10回 (6) 9回 (7) 11回 (8) 6回 28 主記憶に収容できるページ数が 4 で, ページ置き換えアルゴリズムに LRU を用いる仮想記憶を持つコン ピュータにおいて, 2 0 1 3 2 4 2 1 4 0 3 1 という (仮想) ページ参照系列があったとき, ページフォルトは何回発生するか. (1)該当無し (2) 8 回 (3) 9回 (4) 11回 (5) 7回 (6) 5回 (7) 10回 (8) 6回 29 一般的な仮想記憶の実装に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a ページング (ページ入れ換え) の処理は全てハードウェアで行われる b ページフォルトが起こっても割り込みは発生しない c ページング処理の間 CPU は他のプログラムを実行する (1) c (2) b (3) a, b, c (4) b, c (5) a, b (6) a (7) なし (8) a, c 30 一般的なキャッシュの実装に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a キャッシュミスに対する処理はハードウェアで行われる b キャッシュミスが起こっても割り込みは発生しない c キャッシュミスに対する処理の間 CPU は他のプログラムを実行する (1) a, b (2) a (3)なし (4) c (5) b, c (6) a, c (7) a, b, c (8) b
31 キャッシュや仮想記憶に関する次の記述の中で誤っているものはどれか. (1) フルアソシアティブ方式のキャッシュでは, 全プログラムが使用するメモリーがキャッシュ容量以下であれば, ブロック格納位置の衝突によってキャッシュミスが発生することはない. (2) キャッシュの容量以上のサイズのデータ構造を繰り返し走査するプログラムでは, キャッシュミスは最初の走 査でのみ発生する. (3) 該当無し (4) プログラムの実行時間は主記憶に存在する仮想記憶のページ集合に依存して変動する. (5) プログラムの実行時間はキャッシュの内容に依存して変動する. 32 2進数の 111.111 を 10 進数に直せ. (1) 7.125 (2) 7.625 (3) 7.25 (4) 7.555 (5) 7.7 (6) 7.111 (7) 7.875 (8)該当無し 33 2進数の 0.1111 を 10 進数に直せ. (1) 3 8 (2) 1111 2 (3) 15 16 (4)該当無し (5) 15 10000 (6) 1111 10000 (7) 5 16 (8) 1111 2222 34 10進数の 5.875 を 2 進数に直せ. (1) 101.010 (2) 101.111 (3) 101.011 (4) 101.101011 (5) 101.001 (6) 101.0011 (7) 101.110010101 (8)該当無し (9) 101.110 (0) 101.1011 35 次の 10 進数のうち, 2 進数に変換したときに無限小数になるのはどれか. (1) 0.125 (2) 0.375 (3) 0.75 (4) 0.625 (5) 0.875 (6) 0.2 (7)該当無し (8) 0.25 (9) 0.5 36 次の 2 進数の指数表現のうち, 正規化されているものはどれか. (1)該当無し (2) 1110.11 × 20 (3) 111.011 × 21 (4) 11.1011 × 22 (5) 1.11011 × 23 37 IEEE754の単精度浮動小数点表現で表現できる絶対値最小の負の正規化数のビットパターンはどれか. (1) 符号 指数部 仮数部 0 00000000 00000000000000000000000 (2)該当無し (3) 符号 指数部 仮数部 1 00000001 00000000000000000000000 (4) 符号 指数部 仮数部 1 11111110 11111111111111111111111 (5) 符号 指数部 仮数部 0 11111111 11111111111111111111111 (6) 符号 指数部 仮数部 1 11111111 11111111111111111111111 (7) 符号 指数部 仮数部 0 00000001 00000000000000000000000 (8) 符号 指数部 仮数部 0 11111110 11111111111111111111111 (9) 符号 指数部 仮数部 1 00000000 00000000000000000000000 38 IEEE754の単精度 2 進浮動小数点表現 符号 指数部 仮数部 0 10000101 11101000000000000000000 が表す数はどれか. (1) b1.0000101 × 229 (2) −b1.11101 × 25 (3) −b1.1101 × 25 (4)該当無し (5) b1.1101 × 25 (6) b1.11101 × 25 (7) b1.1101 × 26 (8) b1.11101 × 26 (9) −b1.1101 × 26 (0) −b1.11101 × 26 39 IEEE754の単精度浮動小数点表現で, ゼロを表すものはどれか. (1) x7F800000 (2) x80000000 (3) xFFFFFFFF (4) xFF800000 (5) x00000001 (6)該当無し
40 IEEE754の単精度浮動小数点表現で, 正の無限大を表すものはどれか. (1)該当無し (2) x80000000 (3) x7F800000 (4) xFFFFFFFF (5) xFF800000 (6) x00000001 41 IEEE754の浮動小数点表現において NaN は何を意味するか. (1)負の無限大 (2)該当無し (3)負の零 (4)問題なし (5)零より小さい数 (6)インド料理のパン (7)非数 (8)南の数 42 IEEE754の単精度浮動小数点表現は仮数部に 23 ビットを用いるが, その精度は 10 進数でおよそ何桁に相当 するか. (1) 23 ×10 2 桁程度 (2) 23 桁程度 (3) 23 2 桁程度 (4) 23 × 3 10 桁程度 (5) 該当無し 43 下記の round(x, k) は, 2 進数 x を偶数丸めによって小数点以下 k 桁に丸めた結果を表わすものとする. a, b, cのうち正しいものを全て列挙せよ. a round(1.10011, 3) = 1.101 b round(1.10010, 3) = 1.101 c round(1.10110, 3) = 1.110 (1) b (2) a, b (3) a, c (4) c (5) b, c (6) a, b, c (7) なし (8) a 44 2つの 2 進数の浮動小数点数 1.110 × 26 と 1.101 × 25 の加算結果を求めよ. 結果は正規化し, 仮数部が 4 桁 になるように丸めよ. ただし, 丸めは偶数丸めにより行うものとする. (1) 1.010 × 24 (2) 1.110 × 27 (3) 1.110 × 26 (4)該当無し (5) 1.110 × 24 (6) 1.010 × 25 (7) 1.110 × 25 (8) 1.010 × 26 (9) 1.010 × 27 45 2つの 2 進数の浮動小数点数 1.100 × 2−3 と 1.100 × 2−2 の乗算結果を求めよ. 結果は正規化し, 仮数部が 4 桁になるように丸めよ. ただし, 丸めは偶数丸めにより行うものとする. (1) 1.100 × 2−6 (2) 1.011 × 2−5 (3) 1.101 × 2−5 (4) 1.101 × 2−4 (5)該当無し (6) 1.001 × 2−3 (7) 1.100 × 2−5 (8) 1.001 × 2−5 (9) 1.001 × 2−4 46 コンピュータアーキテクチャの分野において “MFLOPS” は何の略か.
(1) mega floating point operations per second (2) meta floating long orientation per second (3)該当無し (4) mega flowchart octal per second
(5) million flow long period series (6) memory flow large orthorization parallel series 47 P, p, N , nを次のように定める. P: 絶対値最大の正の正規化数 p: 絶対値最小の正の正規化数 N: 絶対値最大の負の正規化数 n: 絶対値最小の負の正規化数 演算の結果 x が次のどれに該当する場合にオーバーフローが起こるか. (1) x < N (2) N < x < n (3) n < x < 0 (4) p < x < P (5) 0 < x < p (6)該当無し 48 P, p, N , nを次のように定める. P: 絶対値最大の正の正規化数 p: 絶対値最小の正の正規化数 N: 絶対値最大の負の正規化数 n: 絶対値最小の負の正規化数 演算の結果 x が次のどれに該当する場合にアンダーフローが起こるか. (1) P < x (2) x < N (3)該当無し (4) p < x < P (5) N < x < n (6) n < x < 0
49 次の記述 a, b, c のうち正しいものを全て列挙せよ. a 10進数の除算 1.0/2.0 の計算結果を有限桁の 2 進数で表現すると, 丸め誤差が生じる. b 10進数の 0.2 を有限桁の 2 進数で表現すると, 丸め誤差が生じる. c ∞ X k=1 1 k の計算を有限の k で打ち切ると, 打ち切り誤差が生じる (1) a, b, c (2)なし (3) a, c (4) a, b (5) a (6) c (7) b (8) b, c 50 仮数部 4 ビットの指数表現による計算に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a 1.101 × 23 −1.110 × 2−3 の計算では情報落ちが生じる. b 1.101 × 23 + 1.110 × 2−3 の計算では桁落ちが生じる. c 1.101 × 23 −1.110 × 23 の計算では桁落ちが生じる. (1) a, b, c (2) a (3) b (4) a, b (5)なし (6) b, c (7) a, c (8) c 51 資料 の「各ステージの動作」の空欄 1 に入る最も適切なものはどれか.
(1)該当無し (2) Mem[I,4] (3) Mem[Y,4] (4) Mem[A,4] (5) Mem[PC,4] (6) Mem[B,4] 52 資料 の「各ステージの動作」の空欄 2 に入る最も適切なものはどれか.
(1) IR+I (2) PC+I (3) A+B (4) PC+4 (5)該当無し (6) A+I 53 資料 の「各ステージの動作」の空欄 3 に入る最も適切なものはどれか.
(1) RF[IR31:26] (2) RF[IR5:0] (3) RF[IR15:11] (4)該当無し (5) RF[IR10:6] (6) RF[IR25:21]
54 資料 の「各ステージの動作」の空欄 4 に入る最も適切なものはどれか.
(1) RF[IR5:0] (2)該当無し (3) sx(IR15:0) (4) sx(IR31:26) (5) IR25:21 (6) IR20:16
55 資料 の「各ステージの動作」の空欄 5 に入る最も適切なものはどれか.
(1) A+NPC (2) A+PC (3) A+I (4) A+B (5)該当無し (6) A+4 56 資料 の「各ステージの動作」の空欄 6 に入る最も適切なものはどれか.
(1) RF[IR15:0] (2) A+B (3) (A==B) (4)該当無し (5) A+PC (6) A+I
57 資料 の「各ステージの動作」の空欄 7 に入る最も適切なものはどれか.
(1) RF[IR20:16] (2) Mem[Y,4] (3) RF[IR15:11] (4) Mem[B,4] (5) NPC+I<<2 (6)該当無し
58 資料 の「各ステージの動作」の空欄 8 に入る最も適切なものはどれか.
(1)該当無し (2) I (3) Y<<2 (4) NPC+I<<2 (5) A+B+I (6) Mem[Y,4] 59 資料 の「各ステージの動作」の空欄 9 に入る最も適切なものはどれか. (1) I (2) RF[IR20:16] (3) Mem[Y,4] (4) Y (5) PC (6)該当無し 60 資料 の「各ステージの動作」の空欄 10に入る最も適切なものはどれか. (1) A (2) RF[IR15:11] (3) NPC (4)該当無し (5) M (6) PC 61 資料 の「データパス構成」において, PC は a ∼ h のどれか. (1) c (2) h (3) g (4) f (5)該当無し (6) a (7) b (8) d (9) e
62 資料 の「データパス構成」において, IR は a ∼ h のどれか. (1)該当無し (2) d (3) b (4) e (5) g (6) c (7) f (8) h (9) a 63 資料 の「データパス構成」において, Y は a ∼ h のどれか. (1) c (2) e (3) g (4) a (5) f (6) h (7) d (8)該当無し (9) b 64 資料 の「データパス構成」において, A は a ∼ h のどれか. (1) a (2) g (3) e (4) b (5) d (6) f (7)該当無し (8) c (9) h 65 資料 の「データパス構成」において, M は a ∼ h のどれか. (1) e (2) c (3) d (4) g (5)該当無し (6) b (7) f (8) h (9) a 66 1命令の実行を 4 ステージで行うコンピュータにおいて, 各ステージが 1 クロックで実行されるとすると, こ のコンピュータの CPI はいくらになるか. (ただし, パイプラインやスーパスケーラ等の並列制御は行わないもの とする.) (1)該当無し (2) 2 (3) 4 (4) 3 (5) 5 (6) 7 (7) 6 (8) 8 (9) 1 67 コンピュータの制御の実現方式に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a 論理回路で実装された制御回路は, 高速であるが, コンピュータが複雑になるとその設計も複雑になる. b マイクロプログラム制御方式は, 動作速度の点では, 論理回路による制御方式より優れている. c マイクロプログラム制御方式は, 柔軟性や, 複雑なコンピュータの設計の容易性という点では, 論理回路によ る制御方式に劣る. (1)なし (2) a, b (3) b (4) a, b, c (5) a (6) a, c (7) c (8) b, c 68 69 【採点の対象外】この試験のために何時間勉強したかを記入して下さい. 四捨五入して, 十の位を 68 に, 一の位を 69 にマークして下さい. (例 1) 5 時間 30 分勉強した → 約 6 時間 (四捨五入で切り上げ) → 68 に 0 を, 69 に 6 をマーク (例 2) 13 時間 25 分勉強した → 約 13 時間 (四捨五入で切り捨て) → 68 に 1 を, 69 に 3 をマーク 集計結果を授業で報告する予定です. Nagisa ISHIURA
2018
年度「コンピュータアーキテクチャ」中間試験 (2)
担当: 石浦菜岐佐 • 試験時間は 50 分で, 持ち込みは一切不可である. • 問題は全部で 67 問あり, 60 問以上の正解で合格とする. • 解答用紙 (マークシート) に, 学籍番号, 氏名, 出題番号 (8 7 1 2) の記入とマークをせよ. なお, この項目に記入漏れやマークミスがあった場合には, 不合格とすることがある. • この試験で不正行為があった場合は，直ちにこの科目を不合格とする. • 採点結果は WWW で発表する (講義のホームページからリンクする). 認証 (ID とパスワード) は下記の通り. – 情報科学科および人間システム工学科の学生: 学科教務 WWW と同じ. – それ以外の学生: メールで通知したもの. • 出題や採点結果に疑問がある場合は, 1 月 11 日 (金) までに連絡すること. MIPSと x86 のメモリーアクセス命令 Mem[a,b] は, 主記憶の a 番地から始まる b バイトのデータを表わす. 命令ニモニック 動作MIPS lw Rt,Imm(Rs) Rt = Mem[ Rs + sx(Imm) ,4] sw Rt,Imm(Rs) Mem[Rs + sx(Imm) ,4] = Rt x86 movl (%Rb),%Rd Rd = Mem[Rb, 4] movl %Rs,(%Rb) Mem[Rb, 4] = Rs 付録: IEEE 754 の単精度浮動小数点表現 • フォーマット 符号部 指数部 仮数部 符号部 1 ビット 指数部 8 ビットで, バイアス値 127 のバイアス表現; 00000000 と 11111111 は特殊用途に使用 仮数部 23ビットで, 隠しビットを使用 • 正規化数以外の表現 ゼロ 指数部が00000000で仮数部が0000· · ·0のとき,符号部が正なら+0を,負なら−0を表す 非正規化数 指数部が00000000で仮数部が0000· · ·0以外のとき,仮数部をmとすると0.m× 2−126 を表す 無限大 指数部が11111111で仮数部が0000· · ·0のとき,符号部が正なら+∞を,負なら−∞を表す NaN 指数部が11111111で仮数部が0000· · ·0以外のとき
資料 MIPS のマイクロアーキテクチャの一例 記法 sx(f ) … f の 32bit への符号拡張 Mem[a,b] … 主記憶の a 番地から始まる b バイトのデータ RF[k] … レジスタファイルの k 番目のレジスタ IRx:y … レジスタ IR の x ∼ y ビット目 c ? a : b … c が 1 のとき a, そうでないとき b x<<y … x の y ビット論理左シフト x==y … x と y が等しいとき 1, そうでないとき 0 (1) 命令の動作と命令フォーマット 命令 動作 命令フォーマット add Rd,Rs,Rt Rd = Rs + Rt, PC = PC+4 opcode Rs Rt Rd func 31 26 25 21 20 16 15 11 10 6 5 0 000000 rrrrr rrrrr rrrrr 00000 100000 addi Rt,Rs,Imm Rt = Rs + sx(Imm),
PC = PC+4
lw Rt,Rs,Imm Rt = Mem[ Rs+sx(Imm),4 ], PC = PC+4
opcode Rs Rt Imm
31 26 25 21 20 16 15 0
oooooo rrrrr rrrrr iiii iiii iiii iiii sw Rt,Rs,Imm Mem[Rs+sx(Imm),4 ] = Rt,
PC = PC+4
beq Rt,Rs,Imm PC = (Rt==Rs) ?PC+4+sx(Imm)*4 : PC+4
(2) 各ステージの動作
命令 IF ID EX MEM WB
add Rd,Rs,Rt Y = A+B PC = NPC RF[IR15:11] = 9
addi Rt,Rs,Imm IR = 1 A = 3 Y = A+I PC = NPC RF[IR20:16] = 9
lw Rt,Rs,Imm NPC = 2 B = ？ Y = 5 PC = NPC, M = Mem[Y,4] RF[IR20:16] = 10
sw Rt,Rs,Imm I = 4 Y = 5 PC = NPC, 7 = B beq Rt,Rs,Imm Y = 6 PC = Y ? 8 : NPC (3) データパス構成 mux ALU mux <<2 sx mux RF r1d r2d r1# r2# wd w# + + 4 IF ID EX MEM WB address data Mem address bus data bus f a e g h d b c
1 コンピュータアーキテクチャの分野おいて「割り込み」に相当する英語はどれか.
(1) check-in (2) cut-in (3) fault (4) division (5)該当無し (6) split-in (7) interrupt (8) fast-in
2 a, b, cのうち正しいものを全て列挙せよ.
a 内部割り込みは, ソフトウェア割り込みとも呼ばれる.
b 外部割り込みは, CPU の割り込み要求端子に信号を加えることにより発生する. c 要因が主記憶アクセスにある割り込みは, 内部割り込みに分類される.
(1)なし (2) a (3) b (4) c (5) a,b,c (6) a,b (7) a,c (8) b,c 3 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a 電源異常 b未定義命令の実行 c入力装置の応答待ちの打ち切り
(1) b,c (2) a (3) c (4) a,b (5)なし (6) b (7) a,b,c (8) a,c 4 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a ページフォルト b ユーザモードでの特権命令の実行 cマウスの操作
(1)なし (2) a,b,c (3) a (4) c (5) b (6) a,c (7) b,c (8) a,b 5 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a オーバーフロー b 出力装置からの完了通知 cスーパバイザコール
(1) b (2) a,b,c (3) a (4) a,b (5) c (6) a,c (7) b,c (8)なし 6 次の a, b, c を要因とする割り込みのうち, 内部割り込みに分類されるものを全て列挙せよ.
a リセット b主記憶の保護領域へのアクセス cキーボードのキーの押下
(1)なし (2) a,b,c (3) b,c (4) b (5) a,b (6) a,c (7) c (8) a 7 割り込みハンドラの説明として適切なものを選べ. (1) 割り込みの要因に対する処理を行うプログラムやルーチン. (2) 割り込みを区別するための識別番号. (3) 割り込みの要因を表形式にまとめたもの. (4) 該当無し (5) 割り込みを引き起こす特殊な命令. (6) 割り込みを認識する OS 内のモード変更プログラム. (7) 割り込みに対する処理ルーチンの開始番地を配列形式にしたもの. 8 a, b, cのうち正しいものを全て列挙せよ. a 割り込みの処理中に割り込みが発生することを多重レベル割り込みと言う. b スーパバイザコールを行うためには未定義命令を用いる. c トラップ以外のソフトウェア割り込みは「トレース」と呼ばれる.
(1) c (2) a (3) a,b (4) a,c (5) a,b,c (6) b (7) b,c (8)なし 9 a, b, cのうち正しいものを全て列挙せよ.
a 複数の割り込みが同時に発生した場合には, マスクがセットされていないもののうちで優先順位最高のもの が選ばれる.
b OSでもマスクをセットできない割り込み (要因) がある. c ユーザでもマスクをセットできる割り込み (要因) がある.
10 コンピュータアーキテクチャの分野において “NMI の NM” は何の略か.
(1) no-message (2) neumann (3) no-machine (4) nano-mega (5) new miss (6)該当無し (7) new miracle (8) non-multiple (9) non-maskable (0) new machine 11 割り込みに対する処理 a∼d が行われる順序として正しいものはどれか.
a 割り込まれたプログラムの状態を復元する.
b 発生した割り込み要因のうち, 処理対象とするものを決定する. c 割り込まれたプログラムの状態を保存する.
d 割り込みハンドラに分岐する.
(1) b→c→a→d (2) b→a→d→c (3)該当無し (4) d→c→b→a (5) c→b→d→a (6) c→a→b→d (7) b→d→c→a (8) d→b→c→a (9) c→b→a→d (0) b→c→d→a 12 容量の大小関係が正しいものはどれか (1)トラック < シリンダ < セクタ (2) シリンダ < トラック < セクタ (3) トラック < セクタ < シリンダ (4)シリンダ < セクタ < トラック (5) セクタ < シリンダ < トラック (6) セクタ < トラック < シリンダ 13 次の記述の中で誤っているものはどれか. (1) RAMにデータをキャッシュすることによりハードディスクに対するアクセスを高速化する方法がある. (2) ハードディスクに記録したデータは不揮発である. (3) 機械的故障が起こり易いことがハードディスクの欠点の一つとして挙げられる. (4) 該当無し (5) ハードディスクのアクセス時間は, DRAM の 100 倍程度である. (6) 複数のハードディスクにデータを重複記録することによりハードディスクの信頼性を向上させる方法がある. 14 次のようなハードディスクで 5 KB (の連続するセクタ) のデータのアクセスに要する平均時間を求めよ. 平均シーク時間 20 ms 回転速度 6000 rpm 転送速度 10 MB (1) 25.5 ms (2) 30.5 ms (3) 125 ms (4) 23.7 ms (5)該当無し (6) 15.6 ms 15 次の記述の中で誤っているものはどれか. (1) 該当無し (2) フラッシュメモリーは, ランダムアクセス読み出しに関してはハードディスクより高速である. (3) フラッシュメモリーには機械的な故障がほとんど起きない. (4) フラッシュメモリーは揮発性である. (5) フラッシュメモリーは, 仮想記憶のスワップ領域など, 書き換え回数が多い用途に用いるべきではない. (6) フラッシュメモリーは, 書き込み回数に制限がある. 16 論理アドレス空間 216 B,キャッシュブロックサイズ 16B の時, 88 (10 進数) 番地のキャッシュブロック番号 bとブロック内でのオフセット f はそれぞれいくらか. (1) b = 10, f = 8 (2) b = 2, f = 24 (3) b = 8, f = 8 (4)該当無し (5) b = 7, f = 8 (6) b = 1, f = 24 (7) b = 5, f = 24 (8) b = 5, f = 8
17 主記憶の a 番地に読み出しアクセスに対して, キャッシュで下記の a∼d が全て行われたとする. このとき, a∼dが起こる順序はどれか. a キャッシュの当該ブロックのオフセット f のデータを CPU に渡す. b 主記憶の b 番ブロックを格納する位置を確保するため, キャッシュから追い出すブロックを決定する. c 主記憶の b 番ブロックをキャッシュにロードする. d 主記憶の a 番地のブロック番号 b とオフセット f を求める. (1) d - c - b - a (2) 該当無し (3) d - b - a - c (4) d - b - c - a (5) b - c - d - a (6) b - d - a - c (7) b - d - c - a 18 キャッシュの写像方式に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a ダイレクトマッピング方式は, キャッシュの利用効率に優れるが, ブロックの検索のハードウェアが複雑に なる. b フルアソシアティブ方式は, ブロックの検索は容易であるが, キャッシュの利用効率では他方式に劣る. c S-wayのセットアソシアティブ方式において, S = 1 とするとダイレクトマッピング方式と等価になる. (1) a, b (2)なし (3) a (4) c (5) b, c (6) a, b, c (7) a, c (8) b 19 容量が 4KB でブロックサイズが 32B のキャッシュに, ブロックは何個収容できるか. (1) 32個 (2) 64個 (3) 128個 (4) 16個 (5) 1024個 (6) 256 個 (7) 512個 (8)該当無し 20 論理アドレス空間が 16MB で, キャッシュブロックのサイズが 32B の時, ブロック番号は何ビットで表現さ れるか.
(1)該当無し (2) 19bit (3) 5bit (4) 15bit (5) 24bit (6) 16bit (7) 9bit (8) 12bit 21 論理アドレス空間 64KB, キャッシュブロックサイズ 128B のとき, 1101 1011 1010 1100 (2 進数) 番地の キャッシュブロック番号 (2 進数) はどれか. (1) 1101 1011 (2) 1101 1011 1 (3) 1101 1011 101 (4) 1101 10 (5) 1101 1011 1010 (6) 1101 101 (7)該当無し (8) 1101 1011 10 22 論理アドレス空間 64KB のコンピュータにおいて, 下記の a∼d の順に主記憶の番地 (2 進数) にアクセスが あったとする. このコンピュータに容量 8KB, ブロックサイズ 32B のフルアソシアティブ方式のキャッシュが搭 載されているとき, どのメモリーアクセスでキャッシュミスが発生するか. a: 1011 0101 1100 0000 b: 1011 0101 1010 0010 c: 1011 0101 1011 1100 d: 1011 0101 1001 1100 (1) a, c (2) a, b, d (3) a, c, d (4) a, b, c, d (5) a, b, c (6) a (7) a, b (8) a, d (9) 該当無し 23 論理アドレス空間 64KB のコンピュータにおいて, 下記の a∼d の順に主記憶の番地 (2 進数) にアクセスが あったとする. このコンピュータに容量 8KB, ブロックサイズ 32B のダイレクトマッピング方式のキャッシュが 搭載されているとき, どのメモリーアクセスでキャッシュミスが発生するか. a: 1011 0101 1100 1000 b: 1010 0101 1100 1010 c: 1001 0101 1101 0010 d: 1011 0101 1100 1000 (1) a, c (2) a, b, c (3) a, b, c, d (4) a, b, d (5)該当無し (6) a (7) a, b (8) a, c, d (9) a, d
24 論理アドレス空間 64KB のコンピュータにおいて, 下記の a∼d の順に主記憶の番地 (2 進数) にアクセスが あったとする. このコンピュータに容量 8KB, ブロックサイズ 128B の2-way セットアソシアティブ方式のキャッ シュが搭載されているとき, どのメモリーアクセスでキャッシュミスが発生するか. ただし, ブロック置き換えアル ゴリズムにはFIFOを用いているとする. a: 1011 0101 1100 1000 b: 1001 0101 1101 0010 c: 1011 1101 1011 1010 d: 1011 0101 1100 1000 (1) a, b, d (2) a, d (3) a, b, c, d (4) a (5)該当無し (6) a, b, c (7) a, c (8) a, c, d (9) a, b 25 ページ方式の仮想記憶において, 論理アドレス空間が 1GB で, ページサイズが 16KB の時, 全てのページを 識別するのに何ビットが必要か.
(1) 26bit (2) 30bit (3) 16bit (4) 22bit (5) 18bit (6)該当無し (7) 14bit (8) 20bit 26 仮想記憶に関する次の記述の中で誤っているものはどれか. (1) 一般的な仮想記憶のページサイズは 4KB 程度であるが, 最近では更に大きなページを扱うプロセッサもある. (2) 仮想記憶の写像方式には, 通常, フルアソシアティブ方式が用いられる. (3) ページテーブルとは, 仮想アドレスを実アドレスに変換するための表である. (4) 該当無し (5) スラッシングが起きると, 物理アドレス空間がおよそ半分に減少する. 27 主記憶に収容できるページ数が 4 で, ページ置き換えアルゴリズムに FIFO を用いる仮想記憶を持つコン ピュータにおいて, 2 0 1 3 2 4 2 1 4 0 3 1 という (仮想) ページ参照系列があったとき, ページフォルトは何回発生するか. (1) 5回 (2) 9回 (3) 6回 (4)該当無し (5) 10 回 (6) 8回 (7) 7回 (8) 11回 28 主記憶に収容できるページ数が 4 で, ページ置き換えアルゴリズムに LRU を用いる仮想記憶を持つコン ピュータにおいて, 0 1 2 0 1 2 3 4 5 3 4 5 という (仮想) ページ参照系列があったとき, ページフォルトは何回発生するか. (1) 6回 (2)該当無し (3) 9 回 (4) 11回 (5) 5回 (6) 7回 (7) 8回 (8) 10回 29 一般的な仮想記憶の実装に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a ページング (ページ入れ換え) の処理は全てハードウェアで行われる b ページフォルトが起こっても割り込みは発生しない c ページング処理の間 CPU は他のプログラムを実行する (1) a, c (2) a, b (3) b, c (4) c (5) b (6) a (7) なし (8) a, b, c 30 一般的なキャッシュの実装に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a キャッシュミスに対する処理はハードウェアで行われる b キャッシュミスが起こっても割り込みは発生しない c キャッシュミスに対する処理の間 CPU は他のプログラムを実行する (1) c (2) a, c (3) a, b, c (4) b (5)なし (6) b, c (7) a, b (8) a
31 キャッシュや仮想記憶に関する次の記述の中で誤っているものはどれか. (1) フルアソシアティブ方式のキャッシュでは, 全プログラムが使用するメモリーがキャッシュ容量以下であれば, ブロック格納位置の衝突によってキャッシュミスが発生することはない. (2) 該当無し (3) キャッシュの容量以上のサイズのデータ構造を繰り返し走査するプログラムでは, キャッシュミスは最初の走 査でのみ発生する. (4) プログラムの実行時間は主記憶に存在する仮想記憶のページ集合に依存して変動する. (5) プログラムの実行時間はキャッシュの内容に依存して変動する. 32 2進数の 111.111 を 10 進数に直せ. (1) 7.875 (2) 7.25 (3) 7.125 (4) 7.625 (5)該当無し (6) 7.111 (7) 7.555 (8) 7.7 33 2進数の 0.1111 を 10 進数に直せ. (1) 15 16 (2) 1111 2222 (3) 3 8 (4) 5 16 (5) 1111 2 (6) 1111 10000 (7) 15 10000 (8)該当無し 34 10進数の 5.875 を 2 進数に直せ. (1) 101.0011 (2) 101.011 (3) 101.110010101 (4)該当無し (5) 101.1011 (6) 101.110 (7) 101.010 (8) 101.001 (9) 101.101011 (0) 101.111 35 次の 10 進数のうち, 2 進数に変換したときに無限小数になるのはどれか. (1) 0.375 (2) 0.25 (3) 0.875 (4) 0.625 (5) 0.5 (6) 0.2 (7) 0.125 (8)該当無し (9) 0.75 36 次の 2 進数の指数表現のうち, 正規化されているものはどれか. (1)該当無し (2) 1110.11 × 20 (3) 111.011 × 21 (4) 11.1011 × 22 (5) 1.11011 × 23 37 IEEE754の単精度浮動小数点表現で表現できる絶対値最小の負の正規化数のビットパターンはどれか. (1) 符号 指数部 仮数部 1 11111110 11111111111111111111111 (2) 符号 指数部 仮数部 1 00000000 00000000000000000000000 (3) 符号 指数部 仮数部 0 00000001 00000000000000000000000 (4)該当無し (5) 符号 指数部 仮数部 0 11111111 11111111111111111111111 (6) 符号 指数部 仮数部 0 11111110 11111111111111111111111 (7) 符号 指数部 仮数部 0 00000000 00000000000000000000000 (8) 符号 指数部 仮数部 1 11111111 11111111111111111111111 (9) 符号 指数部 仮数部 1 00000001 00000000000000000000000 38 IEEE754の単精度 2 進浮動小数点表現 符号 指数部 仮数部 0 10000110 11011000000000000000000 が表す数はどれか. (1) b1.0000110 × 227 (2) −b1.1011 × 26 (3) b1.11011 × 27 (4) b1.11011 × 26 (5)該当無し (6) −b1.11011 × 27 (7) b1.1011 × 26 (8) −b1.1011 × 27 (9) −b1.11011 × 26 (0) b1.1011 × 27 39 IEEE754の単精度浮動小数点表現で, ゼロを表すものはどれか. (1) xFFFFFFFF (2)該当無し (3) xFF800000 (4) x00000001 (5) x7F800000 (6) x80000000
40 IEEE754の単精度浮動小数点表現で, 正の無限大を表すものはどれか. (1) xFF800000 (2) xFFFFFFFF (3) x80000000 (4) x00000001 (5) x7F800000 (6)該当無し 41 IEEE754の浮動小数点表現において NaN は何を意味するか. (1)負の零 (2)南の数 (3)該当無し (4)インド料理のパン (5)零より小さい数 (6)非数 (7)問題なし (8)負の無限大 42 IEEE754の単精度浮動小数点表現は仮数部に 23 ビットを用いるが, その精度は 10 進数でおよそ何桁に相当 するか. (1) 23 × 3 10 桁程度 (2) 23 × 10 2 桁程度 (3) 23 桁程度 (4) 23 2 桁程度 (5)該当無し 43 下記の round(x, k) は, 2 進数 x を偶数丸めによって小数点以下 k 桁に丸めた結果を表わすものとする. a, b, cのうち正しいものを全て列挙せよ. a round(1.10011, 3) = 1.101 b round(1.10010, 3) = 1.101 c round(1.10110, 3) = 1.110 (1)なし (2) a, b (3) b, c (4) c (5) a, b, c (6) a, c (7) a (8) b 44 2つの 2 進数の浮動小数点数 1.110 × 26 と 1.101 × 25 の加算結果を求めよ. 結果は正規化し, 仮数部が 4 桁 になるように丸めよ. ただし, 丸めは偶数丸めにより行うものとする. (1) 1.010 × 27 (2) 1.110 × 26 (3)該当無し (4) 1.110 × 25 (5) 1.110 × 27 (6) 1.010 × 25 (7) 1.010 × 26 (8) 1.110 × 24 (9) 1.010 × 24 45 2つの 2 進数の浮動小数点数 1.100 × 2−3 と 1.100 × 2−2 の乗算結果を求めよ. 結果は正規化し, 仮数部が 4 桁になるように丸めよ. ただし, 丸めは偶数丸めにより行うものとする. (1)該当無し (2) 1.100 × 2−5 (3) 1.101 × 2−5 (4) 1.001 × 2−5 (5) 1.001 × 2−4 (6) 1.100 × 2−6 (7) 1.011 × 2−5 (8) 1.101 × 2−4 (9) 1.001 × 2−3 46 コンピュータアーキテクチャの分野において “MFLOPS” は何の略か.
(1) memory flow large orthorization parallel series (2) million flow long period series (3) mega floating point operations per second (4)該当無し
(5) mega flowchart octal per second (6) meta floating long orientation per second 47 P, p, N , nを次のように定める. P: 絶対値最大の正の正規化数 p: 絶対値最小の正の正規化数 N: 絶対値最大の負の正規化数 n: 絶対値最小の負の正規化数 演算の結果 x が次のどれに該当する場合にオーバーフローが起こるか. (1) 0 < x < p (2) N < x < n (3) p < x < P (4)該当無し (5) n < x < 0 (6) x < N 48 P, p, N , nを次のように定める. P: 絶対値最大の正の正規化数 p: 絶対値最小の正の正規化数 N: 絶対値最大の負の正規化数 n: 絶対値最小の負の正規化数 演算の結果 x が次のどれに該当する場合にアンダーフローが起こるか. (1) P < x (2) x < N (3)該当無し (4) n < x < 0 (5) N < x < n (6) p < x < P
49 次の記述 a, b, c のうち正しいものを全て列挙せよ. a 10進数の除算 1.0/2.0 の計算結果を有限桁の 2 進数で表現すると, 丸め誤差が生じる. b 10進数の 0.2 を有限桁の 2 進数で表現すると, 丸め誤差が生じる. c ∞ X k=1 1 k の計算を有限の k で打ち切ると, 打ち切り誤差が生じる (1) a, b, c (2) b (3) a, b (4) a, c (5) a (6)なし (7) b, c (8) c 50 仮数部 4 ビットの指数表現による計算に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a 1.101 × 23 −1.110 × 2−3 の計算では情報落ちが生じる. b 1.101 × 23 + 1.110 × 2−3 の計算では桁落ちが生じる. c 1.101 × 23 −1.110 × 23 の計算では桁落ちが生じる. (1) a, c (2) c (3) b, c (4) a (5) b (6)なし (7) a, b (8) a, b, c 51 資料 の「各ステージの動作」の空欄 1 に入る最も適切なものはどれか.
(1) Mem[B,4] (2) Mem[PC,4] (3)該当無し (4) Mem[Y,4] (5) Mem[A,4] (6) Mem[I,4] 52 資料 の「各ステージの動作」の空欄 2 に入る最も適切なものはどれか.
(1) PC+I (2) A+B (3) PC+4 (4) A+I (5) IR+I (6)該当無し 53 資料 の「各ステージの動作」の空欄 3 に入る最も適切なものはどれか.
(1) RF[IR31:26] (2) RF[IR5:0] (3) RF[IR15:11] (4) RF[IR25:21] (5)該当無し (6) RF[IR10:6]
54 資料 の「各ステージの動作」の空欄 4 に入る最も適切なものはどれか.
(1) IR25:21 (2) sx(IR15:0) (3)該当無し (4) RF[IR5:0] (5) IR20:16 (6) sx(IR31:26)
55 資料 の「各ステージの動作」の空欄 5 に入る最も適切なものはどれか.
(1) A+B (2)該当無し (3) A+NPC (4) A+4 (5) A+I (6) A+PC 56 資料 の「各ステージの動作」の空欄 6 に入る最も適切なものはどれか.
(1) A+B (2) A+I (3)該当無し (4) A+PC (5) (A==B) (6) RF[IR15:0]
57 資料 の「各ステージの動作」の空欄 7 に入る最も適切なものはどれか.
(1) Mem[B,4] (2) RF[IR20:16] (3) RF[IR15:11] (4) NPC+I<<2 (5)該当無し (6) Mem[Y,4]
58 資料 の「各ステージの動作」の空欄 8 に入る最も適切なものはどれか.
(1) A+B+I (2) I (3)該当無し (4) NPC+I<<2 (5) Mem[Y,4] (6) Y<<2 59 資料 の「各ステージの動作」の空欄 9 に入る最も適切なものはどれか. (1)該当無し (2) Mem[Y,4] (3) Y (4) PC (5) I (6) RF[IR20:16] 60 資料 の「各ステージの動作」の空欄 10に入る最も適切なものはどれか. (1) PC (2)該当無し (3) M (4) NPC (5) RF[IR15:11] (6) A 61 資料 の「データパス構成」において, PC は a ∼ h のどれか. (1) b (2) f (3) c (4) e (5) g (6) h (7) d (8)該当無し (9) a
62 資料 の「データパス構成」において, IR は a ∼ h のどれか. (1) b (2)該当無し (3) c (4) a (5) e (6) h (7) g (8) f (9) d 63 資料 の「データパス構成」において, Y は a ∼ h のどれか. (1) g (2) h (3) a (4) c (5)該当無し (6) e (7) b (8) d (9) f 64 資料 の「データパス構成」において, A は a ∼ h のどれか. (1) c (2) e (3)該当無し (4) h (5) d (6) g (7) a (8) b (9) f 65 資料 の「データパス構成」において, M は a ∼ h のどれか. (1) e (2) f (3) d (4) a (5) g (6) b (7) c (8)該当無し (9) h 66 1命令の実行を 4 ステージで行うコンピュータにおいて, 各ステージが 1 クロックで実行されるとすると, こ のコンピュータの CPI はいくらになるか. (ただし, パイプラインやスーパスケーラ等の並列制御は行わないもの とする.) (1) 6 (2) 8 (3) 4 (4) 1 (5) 5 (6)該当無し (7) 7 (8) 3 (9) 2 67 コンピュータの制御の実現方式に関する次の記述 a, b, c のうち正しいものを全て列挙せよ. a 論理回路で実装された制御回路は, 高速であるが, コンピュータが複雑になるとその設計も複雑になる. b マイクロプログラム制御方式は, 動作速度の点では, 論理回路による制御方式より優れている. c マイクロプログラム制御方式は, 柔軟性や, 複雑なコンピュータの設計の容易性という点では, 論理回路によ る制御方式に劣る. (1) a, b, c (2)なし (3) b (4) a, c (5) c (6) a (7) b, c (8) a, b 68 69 【採点の対象外】この試験のために何時間勉強したかを記入して下さい. 四捨五入して, 十の位を 68 に, 一の位を 69 にマークして下さい. (例 1) 5 時間 30 分勉強した → 約 6 時間 (四捨五入で切り上げ) → 68 に 0 を, 69 に 6 をマーク (例 2) 13 時間 25 分勉強した → 約 13 時間 (四捨五入で切り捨て) → 68 に 1 を, 69 に 3 をマーク 集計結果を授業で報告する予定です. Nagisa ISHIURA
