LTC4280
4280f標準的応用例
概要
I
2
C
互換モニタ機能付き
Hot Swap
コントローラ
LTC®4280 Hot Swap™コントローラは、電源の入ったバックプ レーンに対してボードを安全に挿入/引き抜き可能にします。 外付けNチャネル・パス・トランジスタを使用して、ボードの電 源電圧と突入電流を調整可能な速度でランプアップさせま す。I2Cインタフェースと内蔵のADCにより、負荷電流、電圧、 およびフォールト状態をモニタできます。 このデバイスは、調整可能なアナログ・フォールドバック電流 制限回路と、過電流状態になってからフォールトを宣言する までの時間を設定するFILTERピンを備えています。I2Cイン タフェースにより、LTC4280が電流制限フォールトの検出後に ラッチオフするか、あるいは自動的にリスタートするかを設定 できます。 この他に、フォールト発生時のホストに対する割り込み、出力 のパワーグッド状態の通知、負荷カードの挿入検出、さらに、 挿入後直ちにパワーアップするか、またはI2Cによるターンオ ン・コマンドを待ってからパワーアップする機能を搭載してい ます。特長
アプリケーション
n ボードの活線挿入 n 電子回路ブレーカ n コンピュータ、サーバー n プラットフォーム管理 n 電源の入ったバックプレーンに安全に挿入可能 n 電流と電圧をモニタする8ビットADC n I2C/SMBusインタフェース n 広い動作電圧範囲：2.9V∼15V n 過電流フィルタ時間を調整可能 n 外付けNチャネルMOSFETのハイサイド・ドライブ n 外付けゲート・コンデンサ不要 n 入力過電圧/低電圧保護 n フォールト発生後のラッチオフまたは自動リトライを 選択可能 n フォールト発生後にホストに対してアラートを出力 n フォールドバック突入電流制限 n 24ピン4mm × 5mm QFNパッケージ + UV VDDSENSE+ SENSE– LTC4280 GATE TIMER FILTER ON GND SOURCE OV SDAO SDAI SCL ALERT INTVCC FB EN ADIN GPIO 3.4k プラグイン・ カード 1.18k P6KE16A 10Ω 0.005Ω FDC653N 30.1k VOUT 12V 3.57k 24k 4280 TA01 CL INTVCC INTVCC 0.1µF CONNECTOR 2 CONNECTOR 1 0.1µF 34.8k バック プレーン 47nF GND ALERT SCL SDA 12V VOUT 10V/DIV VGPIO (POWERGOOD) 10V/DIV INRUSH CURRENT 2.5A/DIV VDD 10V/DIV 50ms/DIV 4280 TA02 CL = 12000µF CONTACT BOUNCE 5A回路ブレーカ付き12Vアプリケーション スタートアップ波形L、LT、LTC、LTM、Linear Technology、Linear のロゴおよび Hot Swap はリニアテクノロジー社 の登録商標です。他の全ての商標はそれぞれの所有者に所有権があります。
LTC4280
4280f絶対最大定格
電源電圧（VDD） ...–0.3V～24V 電源電圧（INTVCC） ...–0.3V～6.5V 入力電圧 GATE-SOURCE（Note 3） ...–0.3V～5V SENSE+、SENSE–...VDD – 0.3V～VDD + 0.3V SOURCE ...–5V～24V EN、FB、ON、OV、UV ...–0.3V～12V ADR0、ADR1、ADR2、TIMER、 ADIN、FILTER ...–0.3V～INTVCC + 0.3V ALERT SCL、SDA、SDAI、SDAO ...–0.3V～6.5V 出力電圧 GATE、GPIO ...–0.3V～24V 動作温度範囲 LTC4280C ...0°C～70°C LTC4280I ... –40°C～85°C 保存温度範囲 SSOP ... –65°C～150°C QFN ... –65°C～125°C リード温度（半田付け、10秒） SSOP ... 300°C発注情報
鉛フリー仕様 テープアンドリール 製品マーキング * パッケージ 温度範囲LTC4280CUFD#PBF LTC4280CUFD#TRPBF 4280 24-Lead (4mm × 5mm) Plastic QFN 0°C to 70°C
LTC4280IUFD#PBF LTC4280IUFD#TRPBF 4280 24-Lead (4mm × 5mm) Plastic QFN –40°C to 85°C
鉛ベース仕様 テープアンドリール 製品マーキング * パッケージ 温度範囲
LTC4280CUFD LTC4280CUFD#TR 4280 24-Lead (4mm × 5mm) Plastic QFN 0°C to 70°C
LTC4280IUFD LTC4280IUFD#TR 4280 24-Lead (4mm × 5mm) Plastic QFN –40°C to 85°C
より広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせください。* 温度等級は出荷時のコンテナのラベルで識別されます。 鉛フリー製品のマーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。
ピン配置
（Notes 1、2） 8 9 TOP VIEW 25 UFD PACKAGE 24-LEAD (4mm s 5mm) PLASTIC QFN 10 11 12 24 23 22 21 20 6 5 4 3 2 1 UV OV FILTER GND ON EN SDAO FB GPIO INTVCC TIMER ADIN ADR2 ADR1 VDD SENSE + SENSE – GATE SOURCE SDAI SCL ALERT NC ADR0 7 14 15 16 17 18 19 13 TJMAX = 125°C, θJA = 34°C/WEXPOSED PAD (PIN 25) NOT GUARANTEED LOW IMPEDANCE TO GND, ELECTRICAL CONNECTION OPTIONAL
LTC4280
4280f
電気的特性
lは全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。注記がない限り、VDD = 12V。SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS
電源
VDD Input Supply Range l 2.9 15 V
VOV(VDD) Input Supply Overvoltage Threshold l 15 15.6 16.5 V
IDD Input Supply Current l 3 5 mA
VDD(UVL) Input Supply Undervoltage Lockout VDD Rising l 2.75 2.84 2.89 V VDD(HYST) Input Supply Undervoltage Lockout Hysteresis l 75 100 125 mV
INTVCC Internal Regulator Voltage VDD ≥ 3.3V l 2.9 3.1 3.4 V
INTVCC(UVL) INTVCC Undervoltage Lockout INTVCC Rising l 2.55 2.64 2.79 V INTVCC(HYST) INTVCC Undervoltage Lockout Hysteresis l 20 55 75 mV 電力制限および回路ブレーカ
∆VSENSE(TH) Circuit Breaker Threshold (VDD – VSENSE) l 22.5 25 27.5 mV ∆VSENSE Current Limit Voltage (VDD – VSENSE) VFB = 1.3V
VFB = 0V
l l
22.5
7 26 10 29.5 13.5 mV mV ISENSE(IN) SENSE +/– Input Current VSENSE = 12V l 10 20 35 µA ゲート・ドライブ
∆VGATE External N-Channel Gate Drive (VGATE – VSOURCE)
(Note 3) VDD = 2.9V to 15V
l 4.7 5.9 6.5 V
IGATE(UP) External N-Channel Gate Pull-Up Current Gate On, VGATE = 0V l –15 –20 –30 µA IGATE(DN)SLOW External N-Channel Gate Pulldown Current Gate Off, VGATE = 15V l 0.8 1 1.6 mA IGATE(DN)FAST Pulldown Current From GATE to SOURCE
During OC/UVLO VDD – SENSE = 100mV, VGS = 4V
l 300 450 700 mA
tPHL(SENSE) (VDD – SENSE) High to GATE Low VDD – SENSE = 100mV, CGS = 10nF l 0.5 1 µs VGS(POWERBAD) Gate-Source Voltage for Power Bad Fault VSOURCE = 2.9V – 15V l 3.8 4.3 4.7 V コンパレータ入力
VON(TH) ON Pin Threshold Voltage VON Rising l 1.210 1.235 1.26 V ∆VON(HYST) ON Pin Hysteresis l 60 128 180 mV ION(IN) ON Pin Input Current VON = 1.2V l 0 ±1 µA VEN(TH) EN Input Threshold VEN = Rising l 1.215 1.235 1.255 V ∆VEN(HYST) EN Hysteresis l 50 128 200 mV
IEN EN Pin Input Current EN = 3.5V l 0 ±1 µA
VOV(TH) OV Pin Threshold Voltage VOV Rising l 1.215 1.235 1.255 V ∆VOV(HYST) OV Pin Hysteresis l 10 30 40 mV IOV(IN) OV Pin Input Current VOV = 1.8V l 0 ±1 µA VUV(TH) UV Pin Threshold Voltage VUV Rising l 1.215 1.235 1.255 V ∆VUV(HYST) UV Pin Hysteresis l 60 80 100 mV IUV(IN) UV Pin Input Current VUV = 1.8V l 0 ±1 µA VUV(RTH) UV Pin Reset Threshold Voltage VUV Falling l 0.33 0.4 0.47 V ∆VUV(RHYST) UV Pin Reset Threshold Hysteresis l 60 125 210 mV
VFB Foldback Pin Power Good Threshold FB Rising l 1.215 1.235 1.255 V
∆VFB(HYST) FB Pin Power Good Hysteresis l 3 8 15 mV
IFB Foldback Pin Input Current FB = 1.8V l 0 ±1 µA
LTC4280
4280f
電気的特性
lは全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。注記がない限り、VDD = 12V。SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS
他のピンの機能
VGPIO(OL) GPIO Pin Output Low Voltage IGPIO = 5mA l 0.25 0.5 V IGPIO(OH) GPIO Pin Input Leakage Current VGPIO = 15V l 0 ±1 µA ISOURCE SOURCE Pin Input Current SOURCE = 15V l 40 80 120 µA tP(GATE) Input (ON, OV, UV, EN) to GATE Off
Propagation Delay
l 3 5 µs
tD(GATE) Turn-On Delay ON
UV, OV, EN Overcurrent Auto-Retry l l l 50 2.5 1 100 5 2 150 75 µs ms s VTIMERL(TH) Timer Low Threshold l 0.17 0.2 0.23 V VTIMERH(TH) Timer High Threshold l 1.2 1.235 1.26 V ITIMER(UP) TIMER Pin Pull-Up Current l –80 –100 –120 µA ITIMER(DOWN) TIMER Pin Pulldown Current for OC Auto-Retry l 1.4 2 2.6 µA ITIMER(UP/DOWN) TIMER Current Up/Down Ratio l 40 50 60
VFILTER(TH) FILTER High Threshold l 1.2 1.235 1.27 V IFILTER FILTER Timer Current During OC FILTER = 0.5V l –7.5 –10 –12.5 µA
After OC FILTER = 0.5V l 1 2 3.5 µA
During Startup FILTER = 0.5V l .03 0.6 1.2 mA
ADC
RES Resolution (No Missing Codes) l 8 Bits
INL Integral Nonlinearity VDD – SENSE (Note 5)
SOURCE ADIN l l l –2 –1.25 –1.25 0.5 0.2 0.2 2 1.25 1.25 LSB LSB LSB
VOS Offset Error (Note 4) VDD – SENSE
SOURCE ADIN l l l ±2.0 ±1.0 ±1.0 LSB LSB LSB
TUE Total Unadjusted Error VDD – SENSE
SOURCE ADIN l l l ±5.5 ±5.0 ±5.0 LSB LSB LSB
FSE Full-Scale Error VDD – SENSE
SOURCE ADIN l l l ±5.5 ±5.0 ±5.0 LSB LSB LSB
VFS Full-Scale Voltage (255 • VLSB) VDD – SENSE
SOURCE ADIN l l l 37.625 15.14 1.205 38.45 15.44 1.23 39.275 15.74 1.255 mV V V
RADIN ADIN Pin Sampling Resistance VADIN = 1.28V l 1 2 MΩ
IADIN ADIN Pin Input Current VADIN = 1.28V l 0 ±0.1 µA
LTC4280
4280f電気的特性
lは全動作温度範囲の規格値を意味する。それ以外はTA＝25℃での値。注記がない限り、VDD = 12V。 Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える 可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に 悪影響を与える可能性がある。 Note 2：注記がない限り、ピンに流れ込む電流は全てプラスで、全ての電圧は GND を基 準にしている。Note 3：内部クランプにより、GATE ピンは SOURCE より最小 5V 高い電圧に制限される。
このピンをクランプ電圧より高い電圧にドライブするとデバイスを損傷するおそれがあ る。 Note 4：オフセット誤差は出力コードが 0000 0000 と 0000 0001 の間を行ったり来たりす るとき 1LSB から測定したオフセット電圧である。 Note 5：積分非直線性は、精密アナログ入力電圧からのコードの偏差として定義されてい る。最大値の規定は LSB のステップ・サイズとシングルショット測定によって制限されて いる。標準値は量子化幅の 1/4、1/2 および 3/4 の領域から測定される。 Note 6：設計によって保証されており、テストされない。
SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS
I2C インタフェース
VADR(H) ADR0, ADR1, ADR2 Input High Voltage l INTVCC
–0.8 INTV–0.4CC INTV–0.2CC V IADR(IN,Z) ADR0, ADR1, ADR2 Hi-Z Input Current ADR0, ADR1, ADR2 = 0.8V
ADR0, ADR1, ADR2 = INTVCC – 0.8V
l
l 3
–3 µA
µA VADR(L) ADR0, ADR1, ADR2 Input Low Voltage l 0.2 0.4 0.8 V IADR(IN) ADR0, ADR1, ADR2 Input Current ADR0, ADR1, ADR2 = 0V, INTVCC l –80 80 µA IALERT ALERT Input Current ALERT = 6.5V l ±1 µA VALERT(OL) ALERT Output Low Voltage IALERT = 3mA l 0.2 0.4 V VSDA,SCL(TH) SDA, SCL Input Threshold l 1.3 1.7 1.9 V ISDA,SCL(OH) SDA, SCL Input Current SCL, SDA = 6.5V l ±1 µA VSDA(OL) SDA Output Low Voltage ISDA = 3mA l 0.2 0.4 V
I2C インタフェースのタイミング
fSCL(MAX) SCL Clock Frequency Operates with fSCL ≤ fSCL(MAX) l 400 1000 kHz tBUF(MIN) Bus Free Time Between Stop/Start Condition l 0.12 1.3 µs tHD,STA(MIN) Hold Time After (Repeated) Start Condition l 30 600 ns tSU,STA(MIN) Repeated Start Condition Set-Up Time l 30 600 ns tSU,STO(MIN) Stop Condition Set-Up Time l 140 600 ns tHD,DAT(MIN) Data Hold Time (Input) l 30 100 ns tHD,DATO Data Hold Time (Output) l 300 500 900 ns tSU,DAT(MIN) Data Set-Up Time l 30 600 ns
tSP Suppressed Spike Pulse Width l 50 110 250 ns
LTC4280
4280f標準的性能特性
TEMPERATURE (°C) –50 –25 1.230 VTH (UV) RISING (V) 1.234 1.240 0 50 4280 G04 1.232 1.238 1.236 25 75 100 TEMPERATURE (°C) –50 –25 70 75 80 85 VHYST(UV) (mV) 90 0 50 4280 G05 25 75 100 TEMPERATURE (°C) –50 –25 90 ITIMER (µA) 110 0 50 4280 G06 95 105 100 25 75 100 VFB (V) 0 ILIM (mV) 20 25 30 1.2 1.4 4280 G07 15 10 0 0.2 0.4 0.6 0.8 1.0 5 TEMPERATURE (°C) –50 –25 22CIRCUIT BREAKER THRESHOLD (mV)
24 27 0 50 75 4280 G08 23 26 25 25 100 VDD = 5V, 12V VDD = 3.3V 電流制限と VFB VTH回路ブレーカと温度
VTH(UV)と温度 VHYST(UV)と温度 ITIMERと温度
注記がない限り、TA = 25℃、VDD = 12V。 V(SENSE+) – V(SENSE–) (mV) 0 25 50 75 100 125 150 TPHL V(GA TE) (µs) 1 100 4280 G09 10 0.1 TPHL(GATE)と検出電圧 VDD (V) 0 0 IDD (mA) 2 4 5 4280 G01 1 3 10 15 20 25 INTVCC (V) 2.5 VDD (V) 2.5 3.0 4.0 4280 G02 3.0 3.5 4.0 3.5 ILOAD (mA) 0 0 VCC (V) 2 4 4280 G03 1 3 4 10 2 6 8 VDD = 12V, 5V VDD = 3.3V
LTC4280
4280f TEMPERATURE (°C) –50 $ VGA TE(SOURCE) (V) 5.8 5.9 6.0 75 4280 G10 5.7 5.6 –25 0 25 50 100 5.5 5.4 6.1 VDD = 3.3V VDD = 12V VDD = 5V IGATE (µA) 0 5 6 7 20 4280 G11 4 3 5 10 15 25 2 1 0 $ VGA TE (V) VDD = 3.3V VDD = 12V VDD = 5V TEMPERATURE (°C) –50 –10 IGATE (µA) –20 –30 –25 0 50 75 4280 G12 –15 –25 25 100 IGPIO1 (mA) 0 VOL(GPIO1) (V) 0.2 0.4 0.6 0.1 0.3 0.5 2 4 6 8 4280 G13 10 0 VDD = 3.3V, 5V, 12V標準的性能特性
∆VGATEと温度 ∆VGATEと IGATE IGATEプルアップと温度
VOL(GPIO)と IGPIO 注記がない限り、TA = 25℃、VDD = 12V。 CODE 0 64 128 192 0 0.001 0.002 0.003 0.004 0.006 4280 G14 256 0.005 ERROR (mV) CODE 0 INL (LSB) 128 192 4280 G15 256 64 0.5 0.4 0.3 0.2 0.1 0 –0.1 –0.2 –0.3 –0.4 –0.5 TEMPERATURE (°C) –50 –25 –1.0 FULL-SCALE ERROR (LSB) –0.2 1.0 0 50 4280 G17 –0.6 0.6 0.2 –0.4 0.8 –0.8 0.4 0 25 75 100 CODE 0 –0.5 –0.4 –0.3 DNL (LSB) –0.1 –0.2 0 0.1 0.2 0.5 0.4 128 4280 G16 256 64 192 0.3
全未調整誤差とコード（ADIN） ADCのINLとコード（ADIN）
LTC4280
4280fピン機能
ADIN：ADC入力。このピンに加えられる0Vと1.235Vの間の電 圧は、内蔵ADCによって測定することができます。使用しない 場合はグランドに接続します。 ADR0、ADR1、ADR2：シリアル・バスのアドレス入力。これら のピンをグランドに接続するか、INTVCCピンに接続するか、 またはオープンにすると、可能な27アドレスの1つに設定され ます。「アプリケーション情報」の表1を参照してください。 ALERT：フォールト・アラート出力。オープン・ドレインのロジッ ク出力です。フォールトが発生するとグランドに引き下げら れ、ホスト・コントローラにアラートを出します。フォールト・ア ラートはALERTレジスタによってイネーブルされます。「アプリ ケーション情報」を参照してください。使用しない場合はグラ ンドに接続します。 EN：イネーブル入力。このピンを接地してボードが存在するこ とを表示し、NチャネルMOSFETがオンできるようにします。こ のピンが H のとき、MOSFETはオンすることができません。 内部10µA電流源がこのピンをプルアップします。このピンの遷 移はフォールト・レジスタに記録されます。高から低へ遷移す ると、ONピンの状態を読み取るロジックがアクティブになり、 フォールトをクリアします。「アプリケーション情報」を参照し てください。 露出パッド（ピン25）：露出パッドはオープンのままにする か、デバイスのグランドに接続することができます。 F B：フォールドバック電流制限とパワーグッド入力。出力か らの抵抗分割器をこのピンに接続します。このピンの電圧が 1.235Vより下になるとパワーグッドではないと見なされます。 パワーバッド状態により、制御レジスタ・ビットのA6とA7の設 定に依存して、GPIOピンが L になるか、または高インピーダ ンスになる可能性があります。また、LTC4280がスタートアッ プ・サイクルを終了していてGATEピンが H であれば、この 状態でパワーバッド・フォールトがログされます。「アプリケー ション情報」を参照してください。電流制限により、FBピンの 電圧が0.6Vから0Vに下がるにつれ、検出電圧が26mVから 10mVにフォールドバックします。 FILTER：フォールト・フィルタ入力。このピンとグランドの間に コンデンサを接続して、スタートアップ後の過電流フォールト・ フィルタのための123ms/µFの遅延時間を設定します。 GATE：外部NチャネルMOSFETのゲート・ドライブ。20µAの 内部電流源がMOSFETのゲートを充電します。多くの場合 GATEピンには補償コンデンサは不要ですが、このピンから グランドに抵抗とコンデンサのネットワークを使ってターンオ ン時の出力電圧のスルーレートを設定することができます。 「アプリケーション情報」を参照。ターンオフの間、1mAのプ ルダウン電流が流れます。短絡または低電圧ロックアウトの 間（VDDまたはINTVCC）、GATEとSOURCEの間の450mAプ ルダウン電流源がアクティブになります。 GND：デバイスのグランド。 GPIO：汎用入力/出力。オープン・ドレインのロジック出力また はロジック入力。既定では、L になってパワーグッドではない ことを表示するように設定された出力になります。表2と表3に 従って構成設定します。 INTVCC：低電圧電源のデカップリング出力。このピンからグラ ンドに0.1µFのコンデンサを接続します。 ON： オン制御入力。立ち上がりエッジが外部Nチャネル MOSFETをオンし、立ち下がりエッジがオフします。このピン は制御レジスタのFET Onビット（したがって外部MOSFET） の起動時の状態も設定します。たとえば、ONピンが H に接 続されていると、FET Onビット（表2のA3）はパワーアップ後 100msで H になります。同様に、ONピンが L に接続されていると、デバイスは、I2Cバスを使ってFET Onビットが H に
設定されるまで、パワーアップ後オフしたままです。このピン が H から L に遷移すると、フォールト・レジスタがクリアさ れます。 OV：過電圧コンパレータの入力。このピンをVDDからの外部 抵抗分割器に接続します。このピンの電圧が1.235Vを超える と、過電圧フォールトが検出され、GATEがオフします。使用 しない場合、GNDに接続します。
LTC4280
4280fピン機能
SCL：シリアル・バス・クロック入力。SDAピンのデータはSCL の立ち上がりエッジでシフトされて入力または出力されます。 これは高インピーダンス・ピンで、一般にマスタ・コントローラ のオープン・コレクタ出力でドライブされます。外部プルアップ 抵抗または電流ソースが必要です。 SDAO：シリアル・バス・データ出力。データをマスタ・コント ローラに送るための、または書き込み動作をアクノリッジす るためのオープン・ドレイン出力。通常はSDAIに接続されて SDAラインを形成します。外部プルアップ抵抗または電流ソー スが必要です。 SDAI：シリアル・バス・データ入力。アドレス、命令またはデー タのビットをシフトして入力する高インピーダンス入力。通常 はSDAOに接続されてSDAラインを形成します。 SENSE+：電流検出の正入力。このピンを電流センス抵抗の 入力に接続します。VDDと同じトレースに接続する必要があ ります。 SENSE–：電流検出の負入力。このピンを電流センス抵抗の出 力に接続します。このピンは、電流制限、回路ブレーカおよび ADCための検出電圧帰還およびモニタ機能を与えます。 SOURCE：NチャネルMOSFETのソースおよびADCの入力。 このピンはゲート・ドライブのリターンのため外部Nチャネル MOSFETスイッチのソースに接続します。このピンは出力電圧 をモニタするADCの入力としても機能します。このピンはゲー トのプルダウン回路のリターンを与えます。 TIMER：スタートアップ・タイマの入力。このピンとグランドの間 にコンデンサを接続して12.3ms/µFのスタートアップ持続時間 を設定します。この持続時間経過後、突入電流がなおも電流 制限されていると過電流フォールトがログされます。オフ時間 の長さは、過電流の自動リトライがイネーブルされているとき 600ms/µFなので、1:50のデューティ・サイクルになります。この ピンがINTVCCに接続されていると、内部タイマが100msのス タートアップ時間と5秒の自動リトライ時間を与えます。 UV：低電圧コンパレータの入力。このピンをVDDからの外部 抵抗分割器に接続します。このピンの電圧が1.155Vより下に なると、低電圧フォールトが検出され、GATEがオフします。 このピンを0.4Vより下にすると、全てのフォールトがリセットさ れ、GATEは再度オンすることができます。使用しない場合、 INTVCCに接続します。 VDD：電源電圧入力。このピンの低電圧ロックアウト・スレッ ショルドは2.84V、過電圧ロックアウト・スレッショルドは 15.6Vです。LTC4280
0
4280f機能図
1.235V + – + – + – + – + – + – + – + – + – UV UV + – + – + – PG PWRGD FAULT CB 25mV 26mV CS GATE SOURCE FILTER FET ON SENSE– SENSE+ FOLDBACK RST UV FB ON VDD ADIN OV EN 0.4V 1.235V 10µA INTVCC 1.235V 1.235V 2.84V 15.6V 1.235V 1.235V 0.6V RESET OV1 OV EN EN ON TM1 GP FAULT UVLO2 TM2 ON OV2 OV2 UVLO1 VDD(UVLO) CHARGE PUMP AND GATE DRIVER GPI0 1V TIMER + – 0.2V 1.235V SENSE+ - SENSE– I2C ADDR SOURCE A/D CONVERTER 8 100µA 2.64V 3.1V GEN 2µA + – + – 1.235V ADRO ADR1 4280 BD ADR2 INTVCC + – 5 SDAI SCL ALERT SDAO I2C 1 OF 27 LOGIC 10µA 2µALTC4280
4280fタイミング図
tSU, DAT tSU, STOtSU, STA tBUF
tHD, STA tSP tSP tHD, DATO, tHD, DATI tHD, STA スタート条件 ストップ条件 リピート・スタート条件 スタート条件 4280 TD01 SDAI/SDAO SCL
LTC4280
4280f LTC4280は管理された状態でボードの電源電圧をオン/オフす るように設計されているので、電源の入っているバックプレー ンに対して回路基板の安全な挿抜が可能です。通常動作時、 チャージポンプとゲート・ドライバは外部NチャネルMOSFET のゲートをオンして電力を負荷に渡します。ゲート・ドライバ は、VDDピンから電力を得るチャージポンプを使います。ゲー ト・ドライバには内部6.5Vゲートソース・クランプも備わってい ます。スタートアップ時には、電流制限フォールドバックおよび 出力のdV/dt制限を使って、突入電流が厳密に制御されます。 電流検出（CS）アンプはSENSE+ピンとSENSE–ピンの電圧 差を使って負荷電流をモニタします。検出電圧が指定された 値を超えると、CSアンプはアクティブ制御ループ内のゲート からソースの電圧を下げることにより、負荷を流れる電流を制 限します。CSアンプはSENSE+ピンとSENSE–ピンの両方から 20µAの入力バイアス電流を必要とします。 出力からグランドへの短絡が生じると、アクティブ電流制限の 間、過度の電力損失を生じます。この電力を制限するため、対 応するCSアンプはSENSE+ピンとSENSE–ピンの間の電圧を 150mVに制御します。 過電流状態が持続して、検出電圧が25mVを超えるか、または FILTERピンのコンデンサによって設定されたタイムリミットよ り長く電流検出アンプがレギュレーション状態にあると、内部 回路ブレーカ（CB）がフォールトを登録します。これは、過熱 を防ぐためにGATEをオフする必要があることをロジックに知 らせます。このポイントで、スタートアップTIMERピンの電圧が 2µAの電流源によってランプダウンします。電圧が0.2Vより下 になると（コンパレータTM1）、過電流自動リトライがイネーブ ルされている場合、パス・トランジスタの温度が下がったので 安全に再度オンできることをロジックに知らせます。TIMERピ ンがINTVCCに接続されていると、ロジック回路の内部システ ム・タイマによってクールダウン時間が既定で5秒になります。 FBピンとパワーグッド（PG）コンパレータを使って出力電圧 がモニタされ、負荷に電力を供給できるかどうか決定します。 パワーグッド状態は、オープン・ドレインのプルダウン・トラン ジスタを使って、GPIOピンによって知らせることができます。 GPIOピンは、パワーバッドを知らせるように、または汎用の入 力（GPコンパレータ）として、または汎用のオープン・ドレイン 出力としても、構成設定することができます。 LTC4280のモニタ・ブロックを機能図に示します。左側のコン パレータ・グループには、低電圧（UV）、過電圧（OV）、リセッ ト（RST）、イネーブル（EN）および信号オン（ON）の各コンパ レータが含まれています。これらのコンパレータは、GATEを オンする前に外部条件が有効かどうか決定します。ただし、最 初に2つの低電圧ロックアウト回路（UVLO1とUVLO2）が、入 力電源と内部で発生させた3.1V電源（INTVCC）を有効にしま す。UVLO2は、INTVCCがこの立ち上がりスレッショルドを超 えると、パワーアップ時のロジック回路への初期化信号も発生 します。VDDが15.6Vより大きいことを固定内部過電圧コンパ レータ（OV2）が検出すると、デバイスは直ちに過電圧フォー ルトを発生し、GATEをオフします。 LTC4280には8ビットA/Dコンバータが備わっています。この コンバータは3入力マルチプレクサを備えており、ADINピン、SOURCEピンおよびSENSE+ SENSE–電圧の中から選択し
ます。 A/Dレジスタを読み出すためにI2Cインタフェースが備わって います。これにより、ホストがデバイスをポーリングして、フォー ルトが発生しているか判断することもできます。ALERTライン が割り込みとして構成設定されると、ホストはフォールトに対 してリアルタイムで応答することができます。標準的SDAライ ンはSDAI（入力）とSDAO（出力）に分割されます。これによ り、SDAO出力から直接ドライブされるオプトアイソレータを 使ってアプリケーションを簡素化します。光絶縁を使うアプリ ケーションを最後のページに示します。I2Cデバイスのアドレス は、ADR0、ADR1およびADR2の各ピンを使ってデコードさ れます。これらの各入力は3つの状態を備えており、全部で27 のデバイス・アドレスにデコードされます。
動作
LTC4280
4280fアプリケーション情報
LTC4280の標準的アプリケーションは、正電圧電源が個々の カードに給電する高可用性システムです。デバイスはカードの 電圧と電流を測定し、過去および現在のフォールト状態を記 録します。システムはI2Cを介して定期的にLTC4280に問い合 わせ、状態と測定の情報を読み出します。 LTC4280の基本的応用回路を図1に示します。以下のセクショ ンでは、ターンオン、ターンオフ、さらにLTC4280が検出して対 応する様々なフォールトについて取り上げます。外付け部品の 選択の詳細については「設計例」のセクションで説明します。 ターンオン・シーケンス ボード上の電源は、電力経路に置かれた外部Nチャネル・パ ス・トランジスタ（Q1）を使って制御します。抵抗RSは電流検 出に使われることに注意してください。抵抗R1、R2およびR3 は低電圧および過電圧のレベルを定めます。R5はQ1の高周波 発振を防ぎ、R6とC1は、スタートアップ時に出力のdV/dtを制 限するのに使うことができる、オプションのネットワークを形 成します。 外部MOSFETがオンする前にいくつかの条件が満たされ る必要があります。まず、外部電源VDDがその2.84Vの低 電圧ロックアウト・レベルを超える必要があります。次 に、内部で発生させた電源（INTVCC）がその2.64V低電圧 スレッショルドを超える必要があります。これにより、60µsと 120µsのパワーオン・リセット・パルスが発生します。リセットの 間、フォールト・レジスタはクリアされ、制御レジスタは、レジスタ のセクションで説明されているように、セットまたはクリアされま す。 パワーオン・リセット・パルスの後、LTC4280は以下のターンオ ン・シーケンスを行います。まず、UVピンとOVピンが入力電 力が受け入れ可能な範囲であることを表示し、それらは表4の ビットC0とC1に表示されます。次に、ENピンが外部から L に 引き下げられます。最後に、これら全ての条件が100msの間満 たされて、挿入時のコンタクトバウンスが終了したことを保証 する必要があります。 これらの初期条件が満たされると、ONピンがチェックされ、 その状態が表2のビットA3に書き込まれます。それが H であ れば、外部MOSFETがオンします。ONピンが L だと、ONピ ンが H になったとき、またはビットASをセットすることによ りシリアル・バスのターンオン・コマンドが送られると、外部 MOSFETがオンします。 MOSFETは、GATEを20µA電流源で充電することによりオン します。GATE電圧がMOSFETのスレッショルド電圧に達す ると、MOSFETがオンし始め、GATE電圧が増加するにつれ SOURCE電圧がGATE電圧に追従します。 図1．標準的アプリケーション + R3 3.4K 1% プラグイン ・カード R2 1.18k 1% R5 10Ω RS 0.005Ω FDC653NQ1 R7 30.1k 1% VOUT 12V R8 3.57k 1% 4280 F01 CL 330µF CF 0.1µF CONNECTOR 2 CONNECTOR 1 R1 34.8k 1% バック プレーン C3 0.1µF CTIMER 0.68µF GND SCL ALERT SDA 12V R4 100k Z1 P6KE16A R6 15k C1 6.8nF UV VDDSENSE+ SENSE– LTC4280 GATE ADR1 ADR2 ADR0 TIMER INTVCC GND SOURCE OV ON SDAI SDA0 SCL ALERT FB ADIN GPIO EN FILTER C F 47nFLTC4280
4280fアプリケーション情報
MOSFETがオンしつつあるとき、突入電流は図2に示されて いるようなフォールドバックのプロファイルに従います。他方、FILTERピンは0.6mAによって L に保たれて、FILTERピンが
スタートアップ時に過電流フォールトを発生するのを防ぎま す。スタートアップの間、TIMERピンは100µAで積分し、それ が1.235Vのスレッショルドに達すると、デバイスは電流制限状 態にないかどうかチェックします。電流制限状態であればデバ イスが短絡状態でスタートアップしたことを示します。電流制 限状態であれば、過電流フォールト・ビット（表5のD2）がセッ トされ、デバイスはオフします。デバイスが電流制限状態でな ければ、FILTERピンがリリースされ、回路ブレーカおよび電 流制限に基づく過電流フォールトをイネーブルします。代わり に、TIMERピンをINTVCCに接続することにより、内部100ms スタートアップ・タイマを選択することができます。 のプルアップ電流がゲートを上に向かってスルーさせ、デバイ スは電流制限状態になりません。この状態でスタートアップ TIMERの時間が経過してもよく、スタートアップが完了してい なくても、OCフォールトは発生しません。検出電圧が25mVの CBスレッショルドまたはFBピンによって設定される電流制限 まで増加し、そのためFILTERピンがその1.235Vのスレッショ ルドに達するときOCフォールトを発生するか、あるいは、FBピ ンの電圧がその1.235Vのパワーグッド・スレッショルドを超え てGPIOピンがパワーグッドを知らせるかのどちらかです。 GATEピンの電圧 「ゲートからソースのドライブとVDD」の曲線が「標準的性能 特性」に示されています。2.9Vの最小入力電源電圧では、ゲー トからソースの最小ドライブ電圧は4.7Vです。ゲートからソース の電圧は6.5Vより下にクランプされており、ロジック・レベルの NチャネルMOSFETのゲートを保護します。 ターンオフ・シーケンス GATEは様々な条件でオフされます。通常のターンオフは、 ONピンが L になるか、またはシリアル・バスのターンオフ 命令によって開始されます。さらに、いくつかのフォールト状 態により、GAT Eがオフします。これらには、入力の過電圧 （OVピン）、入力の低電圧（UVピン）、過電流回路ブレーカ （SENSEピン）またはENの H への遷移が含まれます。ま た、UV、OVまたはOCのフォールト・ビット（表5のD0∼D2） にロジック1を書き込むと、それらの自動リトライ・ビットが偽に セットされている場合、GATEをラッチオフします。 通常、1m Aの電流がG AT Eピンをグランドに引き下げて MOSFETをオフします。MOSFETがオフすると、CLが放電す るにつれSOURCEの電圧とFBの電圧が低下します。FB電圧 がそのスレッショルドより下に下がると、GPIOが L になって 出力がもはやパワーグッドではないことを表示します。 VDDピンが2µsより長く2.74Vを下回ると、またはINTVCCが 1µsより長く2.60Vを下回ると、MOSFETの高速シャットダ ウンが開始されます。GATEピンが450m Aの電流によって SOURCEピンに引き下げられます。 VDD + 6V VGATE VOUT GPIO1 (POWER GOOD) ILOAD • RSENSE VDD VSENSE 25mV 10mV FBにより制限 4280 F02 タイマの時間が経過 tSTARTUP 図2．パワーアップ波形 SOURCEの電圧が上昇するにつれ、FBピンはR7とR8によっ て設定されるとおりに追従します。FBピンがその1.235Vのス レッショルドを超え、スタートアップ・タイマの時間が経過する と、既定の構成設定では、GPIOピンは L の状態を停止し、 電源が今やグッドであることを表示します。 スタートアップ時の電流を一定にするためにR6とC1が採用さ れて、出力のdV/dtが一定になると、ゲート・ピンからの20µA
LTC4280
4280fアプリケーション情報
TIMERピンがその0.2Vのスレッショルドを超えるときと同様 に、内部の5秒タイマの時間が経過した後、デバイスは再度オ ンすることができます。 過電圧フォールト 2µsより長くOVピンがその1.235Vのスレッショルドを超える か、またはVDDピンがその15.6Vのスレッショルドを超える と、過電圧フォールトが生じます。これにより、グランドへの 1mAの電流によりGATEがオフし、過電圧検出ビットC0と過 電圧フォールト・ビットD0がセットされます。次いで、OVピン が再度100msの間スレッショルドを下回ると、ビットA0をクリ アして、過電圧自動リトライをディスエーブルしていない限り、 GATEは再度オンすることができます。 低電圧フォールト U Vピンがその1.235Vのスレッショルドを2µsより長く下回る と、低電圧フォールトが生じます。これにより、グランドへの 1m Aの電流によりGATEがオフし、低電圧検出ビットC1と低 電圧フォールト・ビットD1がセットされます。次いで、UVピン が再度100msの間スレッショルドを上回ると、ビットA1をクリ アして、低電圧自動リトライをディスエーブルしていない限り、 GAT Eは再度オンします。デバイスに電力が与えられると、 INTVCCがその2.64Vの低電圧ロックアウト・スレッショルドを 超えた後、UVがその1.235Vのスレッショルドより下だと、低電 圧フォールトがフォールト・レジスタにログされます。 ボード検出の状態変化 ENピンがトグルするときはいつも、ビットD4がセットされて状 態が変化したことを表示します。ENピンが H になってボー ドの引抜きを表示すると、（グランドへの1mAの電流により） GATEが直ちにオフし、ボード検出ビット（C4）がクリアされ ます。ENピンが L に引き下げられてボードの挿入を表示す ると、D4以外の全てのビットがクリアされ、イネーブルビット （C4）がセットされます。ENピンが100msの間 L に留まる と、ONピンの状態が「FET On」制御ビット（A3）に設定され ます。これにより、ONピンが H に接続されていると、スイッ チがオンします。ENピンには10µAの内部プルアップ電流源が 備わっています。 図3．短絡波形 VGATE 10V/DIV VSOURCE 10V/DIV VDD 10V/DIV ILOAD 10A/DIV 5µs/DIV 4280 F03 RS = 5mΩ CL = 0 RSHORT = 1Ω R6 = 30k C1 = 0.1µF 過電流フォールト LTC4280は調節可能な電流制限を備えており、過電流フォー ルトが発生するまで短絡や過度の負荷電流に対して保護しま す。過電流フォールトは2つの異なる状態で発生することがあ ります。まず、TIMERピンがその1.235Vのスレッショルドに達 するかまたは内部の100msスタートアップ・タイマの時間が経 過するスタートアップの終了時点で、デバイスが電流制限状態 であれば、過電流フォールトが発生します。2番目に、スタート アップ後、検出電圧が25mVの回路ブレーカ・スレッショルド を超えるかまたは電流制限回路が検出電圧を安定化すると、 FILTERピンが10µAでランプアップします。FILTERピンがそ の1.235Vのスレッショルドを超えた時点で、過電流検出ビッ トC2がセットされ、過電流フォールトが発生します。両方の場 合とも、外部MOSFETがオフし、過電流フォールト・ビットが セットされます。 MOSFETがオフした後、TIMERとFILTERのコンデンサが 2µAのプルダウン電流で放電し始めます。TIMERピンがその 0.2Vのスレッショルドに達すると、過電流フォールトがクリア されていればMOSFETは再度オンすることができます。ただ し、過電流自動トライ・ビット（A2）がセットされていると、（過 電流フォールトをリセットすることなしに）MOSFETは自動的 に再度オンします。CTには10nFの最小値を使います。TIMER ピンをI NTVCCに接続してTIMERピンをバイパスすると、LTC4280
4280fアプリケーション情報
フォールトによってシステムがシャットダウンした場合、単に負 荷カードを引き抜いて再度挿入してそのシステムを再起動す るのが望ましいことがあります。LTC4280とスイッチがバック プレーンまたはミッドプレーンに置かれ、負荷がプラグイン・ カードに置かれている場合、プラグイン・カードが引き抜かれ るとENピンが検出します。ENピンを使って挿入を検出する 例を図4に示します。プラグイン・カードが再度挿入されると、 （D4以外の）フォールト・レジスタはクリアされます。100ms 後、ONピンの状態が制御レジスタのビットA3にラッチされま す。このポイントで、システムは再度スタートアップします。 プラグイン・カードの接続検出がENピンをドライブしている と、カードの挿入または引抜きにより、ピン電圧にバウンスが 生じることがあります。これにより、カードが引き抜かれたとき FAULTレジスタがクリアされます。このピンは、図4に示され ているように、ENピンにフィルタ・コンデンサ（CEN）を使って デバウンスすることができます。フィルタ時間は次式で与えら れます。 tFILTER = CEN • 123 [ms/µF] パワーバッド・フォールト GATEが H のとき、FBピンの電圧がその1.235Vのスレッショ ルドを2µsより長く下回ると、パワーバッド・フォールトが報告 されます。これは、（GPIOピンがパワーグッドとして構成設定 されていると）直ちにGPIOピンを L に引き下げ、パワーバッ ド検出ビット（C3）とパワーバッド・フォールト・ビット（D3） がセットされます。ゲートからソースの電圧が低いと回路がパ ワーバッド・フォールトを防ぎ、パワーアップ時やパワーダウン 時の誤ったパワーバッド・フォールトを防ぎます。次いで、FB ピンの電圧が再度スレッショルドより上に上昇すると、GPIO ピンは高インピーダンス状態に戻り、ビットC3がクリアされま す。 フォールト・アラート FAULTレジスタDのフォールト・ビットのどれかがセットされ ると、ALERTレジスタBの適当なビットがセットされている場 合、オプションのバス・アラートが発生します。これにより、選 択されたフォールトだけがアラートを発生します。起動時の既 定状態では、フォールトに対してアラートを出しません。アラー トがイネーブルされていると、対応するフォールトがALERTピ ンを L に引き下げます。バス・マスタ・コントローラが「アラー ト応答アドレス」をブロードキャストした後、表6に示されてい るように、LTC4280はSDA上でそのアドレスを使って応答し、 ALERTをリリースします。2つのLTC4280がそれらのアドレス を使って同時に応答し、それらの間で衝突が起きると、低い方 のアドレスのデバイスがアービトレーションに勝ち、最初に応 答します。ALERTラインは、デバイスがバス・マスタによって呼 び出された場合もリリースされます。 A LERT信号が1つのフォールトに対してリリースされると、 FAU LTレジスタが別のフォールトが生じたことを表示するま で、または元のフォールトがクリアされてから再度生じるまで、 再び L に引き下げられることはありません。これは、反復す る、または持続するフォールトは、関連したFAULTレジスタ・ ビットがクリアされるまで、アラートを発生しないことを意味す ることに注意してください。 フォールトのリセット フォールトは以下の条件のどれかでリセットされます。まず、シ リアル・バスのコマンドによるFAULTレジスタDへのゼロの書 き込みにより、関連したフォールトがクリアされます。 – + 1.235V GND マザーボード コネクタ プラグイン・カード SOURCE OUT LTC4280 EN CEN LOAD 4280 F04 10µA 図4．プラグイン・カードの挿入/引抜き FET短絡フォールト GATEがオフしているとき1.6mV以上の電流検出電圧をデー タ・コンバータが測定すると、FETの短絡フォールトが報告 されます。この状態は、FET短絡検出ビット（C5）とFET短絡 フォールトビット（D5）をセットします。LTC4280
4280fアプリケーション情報
次に、ONピンまたはビットA3が H から L に移行するか、 またはUNピンがその0.4Vのリセット・スレッショルドを0.2µs の間下回るか、またはINTVCCがその2.64Vの低電圧ロック アウト・スレッショルドより下になってスイッチがオフすると、 FAULTレジスタ全体がクリアされます。最後に、ENが H か ら L に引き下げられると、FAULTビットD0∼D3だけがクリ アされ、ENの状態変化を示すビットDE4がセットされます。 STAT USレジスタCによって表示されている、依然存在する フォールトはクリアすることはできません。 FAULTレジスタは、自動リトライが行われるときはクリアされ ません。自動リトライがディスエーブルされているとき、D0、D1 またはD2のフォールトが存在すると、スイッチはオフに保たれ ます。フォールトがクリアされると直ちに、スイッチがオンしま す。自動リトライがイネーブルされていると、C0、C1またはC2の H の値はスイッチをオフに保ち、フォールト・レジスタは無視 されます。その後、フォールト状態の解消によりビットC0、C1 およびC2がクリアされると、スイッチは再度オンすることがで きます。 過電流フォールトが生じると、LTC4280はビットD2をセットし てオフし、それが過電流状態に留まることを防ぎます。自動リ トライに構成設定されていると、LTC4280は、クールダウン・ サイクル後、過電流フォールトを生じることなくスタートアップ に成功するまで、連続的に再スタートしようと試みます。 データ・コンバータ LTC4280は8ビット∆∑A/Dコンバータを内蔵しており、3つの 異なった電圧を連続してモニタします。∆∑アーキテクチャは 測定期間中に本質的に信号ノイズを平均化します。SOURCE ピンは1/12.5の抵抗分割器を備えており、15.4Vのフルスケー ル電圧を60mVの分解能でモニタします。ADINピンは1.235V のフルスケールと4.82mVの分解能でモニタされ、VDDピンと SENSEピンの間の電圧は38.6mVのフルスケールと151µVの分 解能でモニタされます。 各変換結果は、表6∼表8に示されているレジスタE（検出）、 F（ソース）およびG（ADIN）に格納され、毎秒10回更新され ます。CONTROLレジスタのビットA5をセットすると、テスト・ モードが起動してデータ・コンバータを停止するので、ソフト ウェアによるテストのため、レジスタE、FおよびGに対して書き 込みおよび読み出しを行うことができます。 GPIOピンの構成設定 制御レジスタ・ビットのA6とA7を使ったGPIOピンの可能な状 態を表2に示します。起動時、電力がグッドのとき（FBピンが 1.235Vより大きいとき）、GPIOピンは既定の状態として高イ ンピーダンスになります。GPIOピンの他の用途として、電力が グッドのとき L になって表示します。また、汎用の出力および 汎用の入力としても機能します。 電流制限の安定性 多くのアプリケーションでは、LTC4280の電流制限は追加部 品なしで安定します。ただし、特定の条件では、安定性を改善 するために追加の部品が必要になることがあります。電流制 限回路の支配的ポールは外部MOSFETのゲートの容量と抵 抗によって設定され、ゲート容量が大きいほど電流制限ルー プが安定します。通常、合計8nFのゲート-ソース容量で安定性 にとって十分であり、この容量は一般にMOSFET自体のCGS で与えられます。ただし、RSENSEを大きくすると、またはゲート のRCネットワーク（もし使われていれば）の抵抗の大きさを小 さくするとループの安定性が低下し、そのため追加のゲート ソース容量が必要になることがあります。基板レイアウトは過 渡性能にも影響するので、基板レベルの短絡テストを強く推 奨します。安定性のテストでは、電流制限の安定性のワースト ケース条件は通常のスタートアップ後にグランドへの出力の短 絡が生じるときです。 電源の立ち上がり時または電流制限時にMOSFETがソース・ フォロワとして動作するとき、2種類の寄生発振の生じる可能 性があります。最初の種類の発振は（一般に1MHzを超える） 高い周波数で発生します。この高周波数発振は図1に示されて いるR5を使って容易に減衰させることができます。アプリケー ションによっては、短絡過渡からの回復にもR5が役立つこと があります。ただし、R5の値が大きすぎると、ターンオフ時間 が遅くなります。推奨R5の範囲は5Ω∼500Ωです。 2番目の種類のソース・フォロワ発振は200kHz∼800kHzの周 波数で発生しますが、これは負荷容量が0.2µF∼9µFで、R5の 抵抗が存在し、ドレイン・バイパス・コンデンサが存在せず、 バスの配線インダクタンスとバス電源の出力インピーダンスが 結合しているためです。LTC4280
4280fアプリケーション情報
この2番目の種類の発振を防ぐには、10µFより小さい負荷 容量を避け、代わりに、1.5µFより大きな外部コンデンサを MOSFETのゲートからグランドに接続します。 電源過渡 LTC4280は負荷ステップによって生じる電源過渡を乗り切る ように設計されています。負荷に短絡が生じて、電源に戻る寄 生インダクタンスが0.5µHより大きいと、アクティブ電流制限 回路がGATEピンを引き下げる前に、電源が低落する可能性 があります。これが発生すると、低電圧モニタがGATEピンを 低く引き下げます。低電圧ロックアウト回路には、VDDが2.74V より下に下がった後2µsのフィルタ時間があります。UVピンは 2µsで反応してGATEをオフしますが、フィルタ・コンデンサCF を追加して、過渡によって生じる不要のシャットダウンを防ぐ ことを推奨します。最終的には、UVピンまたは低電圧ロック アウトが応答して、電源が完全に低落する前に電流を制御下 に置きます。 電源過渡に対する保護 LTC4280は最大24Vまでの電源電圧に対して損傷を受ける ことなく安全です。ただし、24Vを超えるスパイクはデバイス を損傷するおそれがあります。短絡状態の間、電源トレースを 流れる電流が大きく変化すると24Vを超える誘導性の電圧過 渡が生じることがあります。このようなスパイクを最小に抑え るには、電力トレースのインダクタンスを広いトレースや厚いト レースめっきを使って最小に抑えます。また、スナバ回路は誘 導性電圧スパイクを減衰させます。0.1µFのコンデンサに直列 な100Ω抵抗をVDDとGNDの間に使ってスナバを作ります。入 力のサージ・サプレッサ（図1のZ1）は電圧サージによる損傷 を防ぐこともできます。 設計例 設計例として、以下の仕様を取り上げます。VIN = 12V、IMAX = 5A、IINRUSH = 1A、5msのFILTER
時間、CL = 330µF、VUV(ON) = 10.75V、VOV(OFF) = 14.0V、 VPWRGD(UP) = 11.6V、およびI2Cアドレス = 1010011。 この完成したデザインを図1に示します。 センス抵抗（RS）の選択は25mVの過電流スレッショルドに よって設定されます。 R mV I S MAX =25 =0 005. Ω MOSFETは、出力コンデンサCOUTが充電されるときの突入 電流の間の電力損失を処理するように大きさが決められま す。突入電流の間の電力損失を決める方法は次の原理に基 づいています。 CLのエネルギー = Q1 のエネルギー これは次を使います。 CLのエネルギー =1 =
(
)( )
2 1 2 0 33 12 2 2 CV . mF つまり、0.024ジュールです。COUTを充電するのに要する時間 を計算します。 t C V I mF V A ms STARTUP L DD INRUSH = • =0 33. •12 = 1 4 MOSFET内で失われる電力は次のとおりです。 P t W DISS STARTUP =Energyin CL=6候補となるMOSFETのSOA（safe operating area - 安全動作 領域）の曲線を評価して、パッケージの熱容量が確実に4ms の間6Wに耐えられるようにする必要があります。Fairchildの FDC653NのSOA曲線は10msの間2A/12V（24W）を示してお り、この要件を満たしています。FDC653Nのゲート容量は8nF より小さく、GATEにRCネットワークを使うので、電流制限の 短絡安定性をチェックし、必要ならGATEからSOURCEにコ ンデンサを追加して安定性を改善します。 突入電流はC1を使って1Aに設定されます。 C C I I C mF µA A or C L GATE INRUSH 1 1 0 33 20 1 1 6 = = = • . • .88nF
LTC4280
4280fアプリケーション情報
2倍の安全マージンをとった4msのスタートアップ時間では、次 のように選択します。 C t ms µF C ms ms TIMER STARTUP TIMER = = 2 12 3 8 12 3 • . / . /µµF≅ 0 68. µF 5msの過電流フォールト・フィルタ時間の場合、次のように選 択します。 CF = tFILTER/123ms/µF ≅ 47nF U VとOVの抵抗ストリングの値は以下の方法で求めることが できます。まず、OVの立ち上がりスレッショルドのエッジで ISTRINGが1.235V/R3であることに基づいてR3を選択します。ここで、ISTRING > 40µAです。次いで、以下の式を解きます。
R2 = V V • R3 • UV OV OV(OFF) UV(ON) TH(RISING) THH(FALLING) UV(ON) TH(RI – R3 R1 = V UV • (R R3+ 2) SSING) –R3–R2 この場合、3.4kΩのR3を選択して、抵抗ストリングの電流を 100µAより小さくします。次いで、式を解くと、R2 = 1.16kΩおよ びR1 = 34.6kΩとなります。 FBの分圧器については、R8を選択してR7について解きます。 3.57kΩのR8を選択すると、次の値が得られます。 R7 = V FB PWRGD(UP) TH(RISING) • – R R 8 8 R7 = 30kΩとなります。 0.2µFのコンデンサ（CF）をUVピンに接続して、電源グリッチ がUVまたはOVを介してGATEをオフするのを防ぎます。 表1の助けによりアドレスが設定されます。表1はアドレス19に 相当するバイナリ・アドレスの1010011を示しています。アドレス 19はADR2を H 、ADR1をオープン、ADR0を H にすること により設定されます。 次に、R5とR6の値を選択し、前に説明したとおり既定値の 10Ωと15kΩにします。 UV OV FILTER GND ON EN SDAO FB GPIO INTVCC TIMER ADIN ADR2 ADR1 VDD SENSE + SENSE – GA TE SOURCE SDAI SCL ALER T NC ADR0 R2 R3 CF Z1 R1 センス抵抗 RS C3 LTC4280UFD R8 ILOAD 4280 F05 ILOAD 図5．推奨レイアウト さらに、0.1µFのセラミック・バイパス・コンデンサがINTVCCピ ンに接続されています。 レイアウトに関する検討事項 精確に電流を検出するには、ケルビン接続が必要です。トレー スが適切な温度に留まるようにするには、1オンス銅箔の最小 トレース幅をアンプ当り0.02"にします。アンプ当り0.03"以上の 幅にすることを推奨します。１オンス銅は約530µΩ/平方のシー ト抵抗を示すことに注意してください。高電流アプリケーショ ンでは小さな抵抗が集まってたちまち影響を及ぼすようになり ます。ノイズ耐性を改善するには、UV、OVおよびFBの各ピン への抵抗分割器をデバイスの近くに配置し、VDDおよびGND へのトレースを短くします。INTVCCピンのバイパス・コンデンサ （C3）をINTVCCとGNDの間にできるだけ近づけて配置する ことも重要です。UVピン（および抵抗R2を介してOVピン）か らGNDへの0.1µFのコンデンサも電源ノイズの除去に役立ちま す。これらの問題に配慮したレイアウトを図4に示します。サー ジ・サプレッサ（Z1）が広いトレースを使って電源とグランドの 間に配置されていることに注意してください。
LTC4280
0
4280fアプリケーション情報
SCL SDAスタート条件 アドレス R/W ACK データ ACK データ ACK ストップ条件
1 - 7 8 9 4280 F06 a6 - a0 b7 - b0 b7 - b0 1 - 7 8 9 1 - 7 8 9 P S 図6．I2CまたはSMBusを使ったデータ転送 デジタル・インタフェース LTC4280は、I2CバスおよびSMBus（低電力デバイス向けの I2Cの拡張版）互換の2線式インタフェースを使ってバス・マス タと通信を行います。 LT C4280は読み出し/書き込みのスレーブ・デバイスで、 SM Bu sの「バイト読み出し」、「バイト書き込み」、「ワード 読み出し」、「ワード書き込み」の各命令をサポートします。 「ワード読み出し」命令の2番目のワードは1番目のワードと同 一になります。「ワード書き込み」命令の2番目のワードは無視 されます。これらの命令のデータ・フォーマットを図7∼図11に 示します。 スタート条件とストップ条件 バスがアイドル状態のときはSCLとSDAの両方が H です。 図6に示されているように、バス・マスタは、SCLが H の状態 でSDAを H から L に遷移させ、スタート条件により、通信 開始を知らせます。マスタはスレーブとの通信が終了したら、 SCLを H に保ったままSDAを L から H に遷移させてストッ プ条件を送信します。次いで、バスは別の通信のために解放 されます。 I2C デバイスのアドレス スリーステートのアドレス・ピン（ADR0∼ADR2）を使って、 27の異なるバス・アドレスを利用することができます。ピンの 状態とアドレスの対応関係を表1に示します。アドレス・ビット B7とB6は内部で10に構成設定されていることに注意してくだ さい。さらに、LTC4280は2つの特殊アドレスに応答します。 アドレス（1011 111）は、全てのLTC4280に（それらの個々のア ドレス設定には関係なく）書き込む一括書き込み用アドレス です。一括書き込みは、レジスタA4をゼロに設定することによ り、ディスエーブルすることができます。アドレス（0001 100）は 「SMBusアラート応答アドレス」です。LTC4280がALERTピ ンを L に引き下げていると、そのアドレスをブロードキャスト し、ALERTピンをリリースして、アクノリッジを返します。 アクノリッジ アクノリッジ信号はトランスミッタとレシーバの間のハンド シェークに使われ、データの最後のバイトが受信されたこと を知らせます。トランスミッタは常にアクノリッジ・クロック・パ ルスの間SDAラインを解放します。スレーブがレシーバの場 合、レシーバはこのパルスの間SDAラインが L に留まるように SDAラインを引き下げて、データの受信をアクノリッジします。
LTC4280
4280fアプリケーション情報
スレーブがSDAを H のままにしてアクノリッジを返さないと、 マスタはストップ条件を発生して送信を中止することができ ます。マスタがスレーブからデータを受信するとき、データが 受信されたことを知らせるため、マスタはクロック・パルスの間 SDAラインを引き下げます。最後のバイトが受信された後、マ スタはSDAラインを H のままにして（アクノリッジを返さない で）ストップ条件を出力し、送信を終了します。 書き込みプロトコル マスタは、図7に示されているように、スタート条件およびそ れに続く7ビットのスレーブ・アドレスおよびゼロに設定された R/Wビットによって通信を開始します。呼び出されたLTC4280 がこれに対してアクノリッジを返し、次いでマスタは命令バ イトを送り、マスタがどの内部レジスタに書き込みたいかを 知らせます。LTC4280はこれに対してアクノリッジを返し、次 いで命令バイトの下位3ビットを内部レジスタ・アドレス・ポイ ンタにラッチします。次いで、マスタはデータ・バイトを送り、 LTC4280がもう一度アクノリッジを返し、データを制御レジス タにラッチします。マスタがストップ条件を送ると送信が終了 します。「ワード読み出し」命令の場合のように、マスタが2番 目のデータ・バイトを続いて送ると、図8に示されているよう に、2番目のデータ・バイトはLTC4280によってアクノリッジさ れますが、無視されます。 読み出しプロトコル マスタは、図9に示されているように、スタート条件およびそ れに続く7ビットのスレーブ・アドレスおよびゼロに設定された R/Wビットによって読み出し動作を開始します。呼び出され たLTC4280がこれに対してアクノリッジを返し、次いでマスタ は命令バイトを送り、マスタがどの内部レジスタを読み出した いかを知らせます。LTC4280はこれに対してアクノリッジを返 し、次いで命令バイトの下位3ビットを内部レジスタ・アドレス・ ポインタにラッチします。次いで、マスタは、再度スタート条件 およびそれに続く同じ7ビット・アドレスおよび今度は1に設定 されたR/Wビットを送ります。LTC4280はアクノリッジを返し、 要求されたレジスタの内容を送ります。マスタがストップ条件 を送ると送信が終了します。「ワード読み出し」命令の場合の ように、マスタが送信されたデータ・バイトをアクノリッジする と（図10）、LTC4280は2番目のデータ・バイトとしてリクエスト されたレジスタの内容を再度送信します。 アラート応答プロトコル FAULTレジスタDのフォールト・ビットのどれかがセットされる と、ALERTレジスタBの適当なビットもセットされている場合、 オプションのバス・アラートが発生します。アラートをイネーブ ルすると、対応するフォールトがALERTピンを L に引き下げ ます。バス・マスタ・コントローラが「アラート応答アドレス」を ブロードキャストした後、図11に示されているように、LTC4280 はSDA上でそのアドレスを使って応答してから、ALERTをリ リースします。ALERTラインは、デバイスがバス・マスタによっ て呼び出された場合もリリースされます。FAULTレジスタが別 のフォールトが生じたことを表示するまで、または元のフォール トがクリアされてから再度生じるまで、ALERT信号は再び L に引き下げられることはありません。これは、反復する、または 持続するフォールトは、関連したFAULTレジスタ・ビットがクリ アされるまで、アラートを発生しないことを意味することに注 意してください。LTC4280
4280fアプリケーション情報
S ADDRESS 1 0 a4:a0 4280 F07 マスタからスレーブへ スレーブからマスタへ A：アクノリッジ（ L ） A：アクノリッジせず（ H ） R：ビット読み出し（ H ） W：ビット書き込み（ L ） S：スタート条件 P：ストップ条件 COMMAND DATA X X X X X b2:b0 0 W 0 0 b7:b0 0 A A A P 図7．LTC4280のシリアル・バスのSDAバイト書き込みプロトコル S ADDRESS 1 0 a4:a0COMMAND DATA DATA
X X X X X b2:b0 0 W 0 0 0 0 4280 F08 X X X X X X X X b7:b0 A A A A P 図8．LTC4280のシリアル・バスのSDAワード書き込みプロトコル S ADDRESS 1 0 a4:a0 1 0 a4:a0 1 0 COMMAND S ADDRESS R A b7:b0 1 DATA X X X X X b2:b0 0 W 0 0 4280 F09 A A A P 図9．LTC4280のシリアル・バスのSDAバイト読み出しプロトコル S ADDRESS 1 0 a4:a0 1 0 a4:a0 1 0 COMMAND S ADDRESS R A b7:b0 1 DATA X X X X X b2:b0 0 W 0 0 4280 F10 A 0 A b7:b0 DATA A A P 図10．LTC4280のシリアル・バスのSDAワード読み出しプロトコル S RESPONSEALERT ADDRESS 0 0 0 1 1 0 0 DEVICE ADDRESS 1 0 a4:a0 0 1 1 R 0 4280 F11 A A P 図11．LTC4280のシリアル・バスのSDAアラート応答プロトコル
LTC4280
4280f
表1．LTC4280のI2Cデバイス・アドレス指定（UH24パッケージ）
説明 デバイス・ アドレス デバイス・アドレス アドレス・ピン LTC4280UHの
h 7 6 5 4 3 2 1 0 ADR2 ADR1 ADR0
一括書き込み BE 1 0 1 1 1 1 1 0 X X X アラート応答 19 0 0 0 1 1 0 0 1 X X X 0 80 1 0 0 0 0 0 0 X L NC L 1 82 1 0 0 0 0 0 1 X L H NC 2 84 1 0 0 0 0 1 0 X L NC NC 3 86 1 0 0 0 0 1 1 X L NC H 4 88 1 0 0 0 1 0 0 X L L L 5 8A 1 0 0 0 1 0 1 X L H H 6 8C 1 0 0 0 1 1 0 X L L NC 7 8E 1 0 0 0 1 1 1 X L L H 8 90 1 0 0 1 0 0 0 X NC NC L 9 92 1 0 0 1 0 0 1 X NC H NC 10 94 1 0 0 1 0 1 0 X NC NC NC 11 96 1 0 0 1 0 1 1 X NC NC H 12 98 1 0 0 1 1 0 0 X NC L L 13 9A 1 0 0 1 1 0 1 X NC H H 14 9C 1 0 0 1 1 1 0 X NC L NC 15 9E 1 0 0 1 1 1 1 X NC L H 16 A0 1 0 1 0 0 0 0 X H NC L 17 A2 1 0 1 0 0 0 1 X H H NC 18 A4 1 0 1 0 0 1 0 X H NC NC 19 A6 1 0 1 0 0 1 1 X H NC H 20 A8 1 0 1 0 1 0 0 X H L L 21 AA 1 0 1 0 1 0 1 X H H H 22 AC 1 0 1 0 1 1 0 X H L NC 23 AE 1 0 1 0 1 1 1 X H L H 24 B0 1 0 1 1 0 0 0 X L H L 25 B2 1 0 1 1 0 0 1 X NC H L 26 B4 1 0 1 1 0 1 0 X H H L
アプリケーション情報
LTC4280
4280fアプリケーション情報
表2．CONTROLレジスタA（00h）− 読み出し/書き込み ビット 名称 動作A7:6 GPIO構成設定 機能 A6 A7 GPIO PIN
パワーグッド（既定） 0 0 GPIO = C3
パワーグッド機能 0 1 GPIO = C3
汎用出力 1 0 GPIO = B6
汎用入力 1 1 C6 = GPIO
A5 テスト・モード・
イネーブル テストモードをイネーブルしてADCをディスエーブルする；1 = ADCをディスエーブル、 0 = ADCをイネーブル（既定）
A4 一括書き込み
イネーブル 一括書き込み呼び出しを許可する；1 = 一括書き込みをイネーブル（既定）、0 = 一括書込みをディスエーブル
A3 FETのオン制御 オン制御ビット、デバウンス遅延の終点でONピンの状態をラッチする；1 = FETをオン、0 = FETをオフ
A2 過電流自動リトライ 過電流自動リトライ・ビット；1 = 過電流後自動リトライ、0 = 過電流後ラッチオフ A1 低電圧自動リトライ 低電圧自動リトライ；1 = 低電圧後自動リトライ（既定）、0 = 低電圧後ラッチオフ A0 過電圧自動リトライ 過電圧自動リトライ；1 = 過電圧後自動リトライ（既定）、0 = 過電圧後ラッチオフ 表3．ALERTレジスタB（01h）− 読み出し/書き込み ビット 名称 動作 B7 予備 不使用 B6 GPIO出力 出力として構成設定されている場合GPIOピンへの出力データ・ビット。既定では0 B5 FET短絡アラート FETの短絡状態のアラートをイネーブル；1 = アラートをイネーブル、0 = アラートをディスエーブル（既定） B4 ENの状態変化 アラート ENが状態を変えたときのアラートをイネーブル；1 = アラートをイネーブル、0 = アラートをディスエーブル（既定） B3 パワーバッド・ アラート 出力がバッドのときのアラートをイネーブル；1 = アラートをイネーブル、0 = アラートをディスエーブル（既定） B2 過電流アラート 過電流状態のアラートをイネーブル；1 = アラートをイネーブル、0 = アラートをディスエーブル（既定） B1 低電圧アラート 低電圧状態のアラートをイネーブル；1 = アラートをイネーブル、0 = アラートをディスエーブル（既定） B0 過電圧アラート 過電圧状態のアラートをイネーブル；1 = アラートをイネーブル、0 = アラートをディスエーブル（既定）
LTC4280
4280fアプリケーション情報
表4．STATUSレジスタC（02h）− 読み出し ビット 名称 動作C7 FETオン 1 = FETをオン、0 = FETをオフ
C6 GPIO入力 GPIOピンの状態；1 = GPIOを“H”、0 = GPIOを“L”
C5 FET短絡検出 FETがオフのとき電流検出電圧が1mVを超えると潜在的FET短絡を表示；1 = FETが短絡、0 = FETは短絡していない
C4 EN ENが“L”のときLTC4280がイネーブルされているか表示；1 = ENピンが“L”、0 = ENピンが“H”
C3 パワーバッド FBが“L”のとき電力がバッドであることを表示；1 = FBが“L”、0 = FBが“H”
C2 過電流 クールダウン・サイクルの間過電流状態を表示；1 = 過電流、0 = 過電流ではない
C1 低電圧 UVが“L”のとき入力の低電圧を表示；1 = UVが“L”、0 = UVが“H”
C0 過電圧 OVが“H”のときVDDまたはOVの入力の過電圧を表示；1 = OVが“H”、0 = OVが“L”
表5．FAULTレジスタD（03h）− 読み出し/書き込み
ビット 名称 動作
D7:6 予備
D5 FETの短絡
フォールト発生 FETがオフのとき測定された電流検出電圧が1mVを超えると潜在的FET短絡が検出されたことを表示； 1 = FETが短絡、0 = FETはグッド
D4 ENの状態が変化 ENが状態を変えたときLTC4280がイネーブルまたはディスエーブルされたことを表示； 1 = ENの状態が変化、0 = ENは変化なし D3 パワーバッド・ フォールトが発生 FBが“L”のとき電力がバッドであったことを表示；1 = FBが“L”であった、0 = FBが“H”であった D2 過電流フォールト が発生 過電流フォールトが生じたことを表示；1 = 過電流フォールトが発生、0 = 過電流フォールトではない D1 低電圧フォールト
が発生 UVが“L”になったとき入力の低電圧フォールトが生じたことを表示；1 = UVが“L”であった、0 = UVが“H”であった
D0 過電圧フォールト が発生 OVが“H”になったとき入力の過電圧フォールトが生じたことを表示；1 = OVが“H”であった、0 = OVが“L”であった 表6．SENSEレジスタE（04h）− 読み出し/書き込み ビット 名称 動作 E7:0 SENSE電圧の測定 検出電圧データ。LSBが151µVでフルスケールが38.45mVの8ビットデータ 表7．SOURCEレジスタF（05h）− 読み出し/書き込み ビット 名称 動作 F7:0 SOURCE電圧の測定 ソース電圧データ LSBが60.5mVでフルスケールが15.44Vの8ビットデータ 表8．ADINレジスタG（06h）− 読み出し/書き込み ビット 名称 動作 G7:0 ADIN電圧の測定 ADIN電圧データ。LSBが4.82mVでフルスケールが1.23Vの8ビットデータ
LTC4280
4280f標準的応用例
挿入によって起動するターンオンおよび5A回路ブレーカ付き、バックプレーンに搭載された5Vアプリケーション UV VDD SENSE+ SENSE– LTC4280UFD GATEINTVCC TIMER ADR0 ADR1 ADR2 GND
SOURCE OV ON SDAI SDAO SCL ALERT FB GPIO EN ADIN FILTER R3 2.67k 1% バック プレーン R2 1.74k 1% R5 10Ω RS 0.005Ω FDD3706Q1 R7 6.98k 1% VOUT 5V R8 2.67k 1% R4 100k 4280 F13 CF 0.1µF C3 0.1µF R1 11.5k 1% VIN 5V プラグイン・ カード CEN 1µF CF 47nF LOAD
