システム集積回路工学論

システム集積回路工学論

第６回 低電圧・高精度CMOSバンドギャップレファレンス回路

群馬大学客員教授 堀口真志

2010

年

１ 背景

２ 従来の

回路

３ 低電圧・高精度

回路 ４ 実測結果

５ まとめ

目次

背景

Bandgap reference回路（BGR回路）

・高精度化

温度ドリフト（線形、非線形）の低減 電圧ばらつきの低減

トリミング‥‥テストコスト、製造コストの増加

・低動作電圧化

出力電圧～1.2 Vによる制約

電源電圧の低下に伴う低動作電圧化の要求

目次

１ 背景

２ 従来の

回路

３ 低電圧・高精度

回路 ４ 実測結果

５ まとめ

I_C V_BE

V BE

T

–1.5～–2 mV/℃

ΔV_BE

=

–

=

T

kT

ln

q

+86.2μV/℃

V_BGR

=

･

+

･

/

温度依存性キャンセル可能

kT

/

k: Boltzmann定数 q: 素電荷

BGR回路の原理

PTAT:

Proportional To Absolute Temperature

I_C V_BE

V BE

T

–1.5～–2 mV/℃

ΔV_BE

=

–

=

T

kT

ln

q

+86.2 μV/℃

V_BGR

=

･

+

･

/

kT

/

低電圧BGR回路の原理

普通の設計

～

～

低電圧用設計

～

～

×

- PNP寄生バイポーラ使用 -

= max(1.25V + α,

op-amp動作電圧)

R₁

R₂

N

: 1 Q

Q

V_BGR I_R

I_R

q N V kT

Δ R

I_{R BE} ln

2  

2 1 1

1 1

ln R

N R

q V kT

R I V

V

BE

R BE

BGR









 V_DD

- op-ampのオフセット要注意 - 位相余裕確保必要

仮想 ショート

従来型BGR回路

A. P. Brokaw, IEEE J. SSC, SC-9, p.388, Dec. 1974.

- NPN寄生バイポーラ使用 (三重ウェル構造必要)

q N V kT

Δ R

I_{R BE} ln

2  

2 3 1

3 1

ln 2

2

R

N R

q V kT

R I V

V

BE

R BE

BGR











- 位相余裕確保必要

- op-ampオフセットの影響小

-

が高い

R₁ R₁

V_BGR

Q

Q

1 :

I_R I_R

R₃

₂

仮想 ショート

高精度BGR回路

低電圧BGR回路(1)

1 :

:

R₁ R₂

I_R I_R I_R

-

V_BGR



 



  

 

 q

N kT

R V R

R R

V_BGR R _BE ln

2 1 3

3 1

3

Q

Q

H. Neuteboom, IEEE J. SSC, 32, p.1790, Nov. 1997

Q

仮想 ショート

q N V kT

Δ R

I_{R BE} ln

2  

  ₁

3

3 ΔV I I R

R I

V_BGR  _B  _BE  _R  _B

低電圧BGR回路(2)

H. Banba, IEEE J. SSC, 34, p.670, May 1999

1 : N

V_EXT

R₁ R₁

R₂

I_B I_A I_A I_B I_A

+

V_BGR

 

q N kT

R V R

R R

R I

I V

BE B A

BGR

ln

2 3 1

1 3

3













Q

Q

仮想 ショート

q N V kT

Δ R

I_{A BE} ln

2  

1

1 BE

BR V I 

低電圧・中精度BGR回路

Y. Okuda, Symp. VLSI Circuits, p. 96, June 2007

V_EXT

1 :

Q

Q

Q

_Q

3



 



  

 

 q

N kT

R V R

R R

R V

BE BGR

ln

1 2 3

3 2

3

R₁

R₂ R₃

- op-ampオフセットの影響小

仮想 ショート

電圧ばらつきと動作下限電圧

Minimum operating voltage V DDmin(V)

2.0

1.0

1 10

BGR voltage variation 3σ (%) 高精度

[2] 従来型

[1]

低電圧 [3, 4]

低電圧・

中精度 [5]

[1] K. E. Kuijk, IEEE J. SSC, SC-8, p. 222, June 1973.

[2] A. P. Brokaw, IEEE J. SSC, SC-9, p.388, Dec. 1974

[3].H. Neuteboom, IEEE J. SSC 32, p.1790, Nov. 1997

[4] H. Banba, IEEE J. SSC, 34, p.670, May 1999

[5] Y. Okuda, Symp. VLSI Circuits, p. 96, June 2007

目標

V_BE

の温度依存性

Bandgap

電圧

:

T_R

:

温度

η

: バイポーラの構造に依存する定数、3.6 ～

: コレクタ電流

の温度依存性、

         



 



 









R R

BE R

G R

G

BE T

T q

m kT η

T V

T T V

T T V

V ln

線形 非線形

（上に凸）

PTAT

の場合、

Curvature compensation（湾曲補正）BGR回路(1)

R₂

R₃

Q

V_DD

Q

I_E1 R_1A R_1B I_E

 



 



 











3 1 3

1 1

1 1

1

ln

R R R

R q

N V kT

R R

I V

V

B A

BE

B A

E BE

BGR

Poly-Si

抵抗（温度係数

） 拡散層抵抗（温度係数

）

:

R_1B

,

,

:

T R_1A

R₃

T R₃ R_1A V_BGR

Curvature compensation（湾曲補正）BGR回路(2)

1 : N : 1 V_DD

R₁ R₂

R₃

R₄

V_BGR

Q

Q

仮想 ショート

Q

6 5

2

1 R , R R

R  

I_NL

I_NL I_E1

1 3

2 1

ln T

qR N I kT

I_E  _E  

0

3 T

I_E 

I_E3

R BE BE

NL

T T qR

kT R

V I V

ln

5 5

3 1



 

  ^{ }

R NL

BE E

BGR

T T q

kT R

R R

R η

R R I

I V V

1 ln

5 4 1

4

4 1

1 1







  







 



  

 線形

目次

１ 背景

２ 従来の

回路

３ 低電圧・高精度

回路 ４ 実測結果

５ まとめ

I_VBE

BGRコア 湾曲補正回路

V_DD

V_BGR V_BGRC

I_COMP I_PTAT

低電圧・高精度

回路の提案

N

: 1

I_VBE V_DD

V_BGR I_PTAT

BGR

コア

N

: 1

R₁

R₃ Q₁

Q₂

R₁

V_BE1 ΔV_BE

R₄  



 



 







1 3

1 4

4

ln 2

qR N kT

R R V

R I

I V

BE VBE PTAT

BGR

3 1

R I_VBE  V^BE

1 1

ln

2 qR

N kT

R ΔV

I_PTAT  _BE 

I_PTAT +I_VBE

電圧ばらつきの要因

・オペアンプのオフセット電圧

・バイポーラのグローバルばらつき（

）

・バイポーラのローカルばらつき（

）

・抵抗のグローバルばらつき

・抵抗のローカルばらつき

PTAT

non-PTAT

オペアンプのオフセット電圧

V_DD

V

+

–

V_OUT

V_TH V_TH

+

V_OS

=

+

V

–

V_OUT

等価回路

  LW

W N C

V q

σ ^{A D}

OX

TH  3

^ΔV_TH  ^σ ^V_TH

σ  2 

C_OX

: ゲート絶縁膜の面積当り容量

: 不純物濃度

W_D

: 空乏層幅

I_C1 R₁

R₃ Q₁

Q₂

R₁

Conventional BGR Proposed BGR

真の ショート

V_BE2 I_C2 ^IC1R₁

V_BE1 V_OS

I_C1R₁ = V_BE1−V_BE2 I_C1 ≠ I_C2

R₃

Q₂ Q₁ V_BE2

I_E2R₃

V_BE1 V_OS I_E1 I_E2

I_E1 ≠ I_E2

I_E2R₃ ≠ V_BE1−V_BE2 仮想

ショート

V_OS

オペアンプオフセット電圧の影響

-80 -60 -40 -20 0 20 40 60 80

-10 -8 -6 -4 -2 0 2 4 6 8 10 Proposed BGR

Conventioal BGR

オフセット電圧

Slope : 7

Slope : 0.2

オペアンプオフセット電圧の影響

電圧誤差

温度

T₁

湾曲補正の原理

温度 電流

V_BGR

ΔV_BGR

T₁

を低温側へシフト

湾曲補正の原理

温度

温度 電流

V_BGR

T₁ T₁

'

I_PTAT

と

の割合を調整

I_COMP

: 折れ線状補正電流

湾曲補正の原理

温度

温度 電流

V_BGR

T₂ T₁

'

ΔV_BGR

Conventional

 

 







 



2 6

3

0 2

T R T

V V

T T

I_{COMP BGRC BE}

湾曲補正回路

湾曲補正回路

R₆ Q₃ V_BE3

V_BGRC

I_COMP BGRコア

R₅ T₂ 温度

I_COMP

電圧 V_BGRC

１ 背景

２ 従来の

回路

３ 低電圧・高精度

回路 ４ 実測結果

５ まとめ

目次

Amplifier

Resistors

Core Area = 0.1mm²

Technology: 0.13-µm triple-well CMOS

BJT

Trimmers

試作チップ

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7

0 1 2 3 4 5 6

Symbol Temp [℃]

ΔV_BGR [mV]

Line Reg.

[μV/V]

-50 1.5 333

25 0.4 89

150 0.9 200

電源電圧依存性

出力電圧

電源電圧

±1%(3σ) σ=2.1mV

±0.34%(3σ) σ=0.68mV

V_DD

= 1.0 V , 31 samples

0.605 0.610 0.615 0.620 0.625

-50 0 50 100 150

0.605 0.610 0.615 0.620 0.625

-50 0 50 100 150

Without trimming

With trimming

温度

[V]

V_BGR

[V]

ばらつきと温度依存性

0.610 0.615 0.620 0.625

-50 0 50 100 150

W ithout curvature com pensation W ith curvature com pensation

V_CC

= 1.0 V

[V]

Temperature [℃]

T

T

T

’

5.6mV (45.2ppm/℃)

0.8mV (6.5ppm/℃)

湾曲補正の効果

１ 背景

２ 従来の

回路

３ 低電圧・高精度

回路 ４ 実測結果

５ まとめ

目次

電圧ばらつきと動作下限電圧

Minimum operating voltage V DDmin(V)

2.0

1.0

1 10

BGR voltage variation 3σ (%) 高精度

[2] 従来型

[1]

低電圧 [3, 4]

低電圧・

中精度 [5]

[1] K. E. Kuijk, IEEE J. SSC, SC-8, p. 222, June 1973.

[2] A. P. Brokaw, IEEE J. SSC, SC-9, p.388, Dec. 1974

[3].H. Neuteboom, IEEE J. SSC 32, p.1790, Nov. 1997

[4] H. Banba, IEEE J. SSC, 34, p.670, May 1999

[5] Y. Okuda, Symp. VLSI Circuits, p. 96, June 2007

トリミングあり トリミングなし

まとめ



オペアンプのオフセットの影響が小さく低電圧動作 可能な

コア回路

(a)

動作電源電圧

～

電圧ばらつき

±

±

（トリミングあり

なし）



折れ線状補正電流による湾曲補正回路 温度ドリフト

以下を実現

低電圧・高精度

回路