Microsoft PowerPoint - semi_ppt07.ppt [互換モード]

動作原理

動作原理

MOSFET

MOSFETの動作原理

の動作原理

・しきい電圧（

・しきい電圧（V

V

_TH

_TH

)

)と制御

と制御

・

・E

E型と

型とD

D型

型

似

ド

流解析

似

ド

流解析

・０次近似によるドレイン電流解析

・０次近似によるドレイン電流解析

電子のエネルギ

バンド図での考察

電子のエネルギーバンド図での考察

理想MOS構造の仮定： ・シリコンと金属の仕事関数が等しい。 ・界面を含む酸化膜中に余分な電荷がない。 金属 (M) 酸化膜 (O) シリコン (S) 電子エ 金属 (M) 酸化膜 (O) シリコン (S) ネルギ ー 熱平衡で フラットバンド (M) ( ) ( ) E_c 伝導帯 ー ゲートに 正電圧 E_F E_i 価電子帯 E_v F q V_G 価電子帯

表面電位と表面キャリア密度

表面電位と表面キャリア密度

バルク(bulk)領域の正孔密度：(4-14）式 ⎞ ⎛ ⎞ ⎛ E E qφ 金属 (M) 酸化膜 (O) シリコン (S) 表面電位： ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ = ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ − = = kT q n kT E E n N p_{p0 A i} exp ip F _i exp φp φ 0 表面電位： 表面正孔密度 φ_s > 0 E_c E qφ 表面正孔密度 →表面電位のボルツマン因子だけ減少 ⎟ ⎞ ⎜ ⎛ q N φs qV Ev E_F E_i p 表面電子密度 ⎟ ⎠ ⎞ ⎜ ⎝ ⎛− = kT q N p_{s A} exp φs qV_G v qφ_s 表面電子密度 →表面電位のボルツマン因子だけ増加 ⎟ ⎞ ⎜ ⎛ q n_i2 φ ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ = kT q N n n s A i s φ exp 半導体表面は空乏

p型表面の伝導型がnに反転

p型表面の伝導型がnに反転

ゲート電圧をさらに増やしていくと 禁制帯中央から見て qV_OX EFの位置がバルクと 表面とで正反対！ E_c E_c q _OX E_F E_i qφ p E_F E_i qφ_p E F _が φ qV_G Ev F qφ_s qVTH EF_v E i _に一 致 qφ_p qφ_s = 2qφ_p 致 d 半導体表面は真性 p型表面がnに反転 d_OX

理想MOS構造のしきい電圧

理想MOS構造のしきい電圧

Q = C

(V

V )

Q

_C

= C

_OX

(V

_GS

-

V

_TH

)

• Q=Q

_SC

+Q

_C チャネル電荷 (Q_C) チャネル電荷 (Q_C) 伝導電子 ある程度，表面に電子が 溜まると電界は遮蔽され， が 定 なる Ｃが一定になる Cは空乏層の伸

V

TH 空乏層電荷 (Q ) びにより減少

V

_GS 空乏層電荷 (Q_SC) アクセプタ

V

_GS しきい電圧 (threshold voltage)

しきい電圧 (V )

しきい電圧 (V

_TH

)

‰ n MOS の場合

チャネル電荷 (Q_C)

‰ n-MOS の場合

– ゲート電圧を上げていった チャネル電荷 (Q_C) ⇒ ソース・ドレイン間 のコンダクタンス ゲ ト電圧を上げていった ときに，表面電子密度が増 加し，バルク正孔密度に等 のコンダクタンス しくなったときの値． – 仕事関数の小さなゲート電 極材料によりマイナス側に シフト． ドナーなど，プラスのイオンを ドーピングすることで，マイナ

V

_GS

V

_TH ングする ， イナ ス側にシフトできる

MOSFETはしきい電圧の

コントロールが可能

‰ エンハンスメント型

‰ エンハンスメント型

Enhancement 型

I

_DS ⇒ 出力電流 normally off 型ともいう

‰ デプレション型

E

D

Depletion 型 normally on 型ともいう normally on 型ともいう

‰ Siバイポーラ

立上がり電圧がしきい電圧． 約0.7 Vのnormally off 型のみ．

V

GS 約0.7 Vのnormally off 型のみ．

V

_TH

0

⇒入力電圧

ゲ

ト材料としきい電圧

ゲート材料としきい電圧

ゲート金属の仕事関数 大 小 l Si Si ポリシリコンゲート l Si Si E poly p-Si Gate p-Si ポリシリ ンゲ ト NMOS PMOS poly n-Si Gate n-Si E_c E E_c E_v E_v

酸化膜中電荷によるV シフト

酸化膜中電荷によるV

_TH

シフト

酸化膜中にNaやKなどの フローティングゲートに 酸化膜中 や な 陽イオンが汚染混入 → 電圧をかけなくても 電子を注入・蓄積 → 電子は表面に行き難く 電子が表面に。 → V_THは負側にシフト → V_THは正側にシフト EPROM等（フラッシュメモリ） Na+ Na+ _Na+ N Na+ N Na+ Na+ Na+ Na+ _Na+ _Na+ _Na+

チャネルド プとしきい電圧

チャネルドープとしきい電圧

MOSFETを4種類に大別

MOSFETを4種類に大別

（しきい電圧の絶対値を 2V として例示）

I

nMOS (E)

nMOS (D)

pMOS (E)

pMOS (D)

I_DSS I_{DSS V} GS V_GS 伝達 特 V_{GS VGS I} DSS I_DSS I 特 性 1 V I_D S VGS V_DS I_D S VGS VDS 出力 特 +5 V +4 V +1 V 0 V 5 V - 4 V - 3 V > - 2 V 0 V +1 V > +1 V D D D D V_DS I_D S V_GS V_{DS I} D S V_GS 特 性 +3 V < 2 V - 1 V < - 2 V - 5 V _{- 1 V} G sub D G sub D G sub D G sub D 回路 記 S S S S 記 号

チャネルコンダクタンス

チャネルコンダクタンス

‰ チャネルに誘導される伝導電荷

（単位面積当たり）

Q

_C

= C

_OX

(

V

_GS

− V

_TH

)

Q_CWL Q WL Q_CWL

‰ チャネル電荷分布が，ドレイン印加電圧に影響さ

チャネ 電荷分布 ，

イン印加電圧 影響さ

れなければ・・

ドレイン電流を求めよう

ドレイン電流を求めよう

Q WL = εOXε0WL

(

V V

)

の電荷が t = L 秒かかって走行 Q_CWL = d_OX

(

VGS − VTH

)

の電荷が tC = v_C 秒かかって走行． Q_CWL Q WL Q_CWL Q_CWL ε_OXε₀μ ⎛ W ⎜ ⎞ ⎟

(

)

L L L2 I_DS = QCWL t_C = ε_OXε₀μ_n d_OX W L ⎛ ⎝ ⎜ ⎞ ⎠ ⎟ V

(

GS − VTH

)

VDS t_C = L μ_nE = L μ_n(V_DS / L) = L μ_nV_DS

線形領域の特性と利得係数

線形領域の特性と利得係数

(

)

(

)

n OX C V V V V V V W WL Q I

ε

ε

0

μ

⎜⎛ ⎞⎟

(

_{GS TH}

)

_DS

β

(

_{GS TH}

)

_DS OX n OX C C DS V V V V V V L d t Q I ⎟ − = − ⎠ ⎞ ⎜ ⎝ ⎛ = = 0

μ

β

利得係数（gain）

利得係数（gain）

I

_DS

V

_GS

－ V

_TH

に比例して増加

V

_DS

V

_GS

< V

_TH

MOSFETの出力静特性

MOSFETの出力静特性

I_DS = QCWL t = ε_OXε₀μ_n d W L ⎛ ⎝ ⎜ ⎞ ⎠ ⎟ V

(

GS − VTH

)

VDS t_C d_OX ⎝ ⎠ L

(

)

I_DS 0 V +5 V 0 V ソース ゲート ドレイン （a） DS V_GS= +5 V チャネル 5 V 5 V n-MOS V_TH = +2 V 0 V V_TH +2 V V_GS= +3 V +3 V +1 V V_DS

MOSFETの出力静特性

MOSFETの出力静特性

I_DS V V 0 V +5 V +1 V （b） DS V_GS= +5 V 空乏層 4 V n-MOS V_TH = +2 V 0 V V_TH +2 V V_GS= +3 V V が0の 1V分は空乏層 +3 V +1 V V_DS V_DS が0の ときに同じ 1V分は空乏層 に逆バイアス

ピンチオフ電圧 V

ピンチオフ電圧 V

_P

ゲ ド しきい電圧に等しい

V

_GS

− V

_DS

= V

_TH ゲートとドレ インの電圧差 が 2 V ! I_DS 0 V _{+5 V} +3 V （c） V_GS= +5 V ピンチオフ 2 V n-MOS V_TH = +2 V 0 V V_TH 2 V V_GS= +3 V +3 V +1 V V_DS

V

_DS

= V

_GS

− V

_TH

≡ V

_P

傾斜チャネル近似

傾斜チャネル近似

Gradual channel approximation

(

_{GS C TH}

)

OX C

z

W

z

C

W

z

V

V

z

V

Q

(

)

d

=

⋅

⋅

d

−

(

)

−

I

_DS

(z)

= Q

_C

(z)

μ

_n

∂

V

C

(z )

∂

= const.

0 V V _{GS V DS} DS

( ) Q

C

( )

μ

n

_∂

z

1

∫

L 0 V VGS V _DS V_C(z ) I_DS = 1 L 0 IDS(z )dz L

∫

1

(

)

L

∫

空乏層 V _C(z ) = 1 L 0 QC(z)μn

(

∂VC (z ) /∂z

)

dz L

∫

μ_nε_OXε₀ ⎛ W ⎜ ⎞ ⎟

∫

VDS

(

V V V

)

dV _{0 V} z = μn OX 0 d_OX ⎝ ⎜ L ⎠ ⎟ 0

(

VGS − VC − VTH

)

dVC DS

∫

μ_nε_OXε₀ ⎛ W ⎜ ⎞ ⎟

(

)

VDS 2 ⎡ ⎢ ⎤ ⎥ z 0 L = μn OX 0 d_OX L ⎛ ⎝ ⎜ ⎞ ⎠ ⎟ V

(

GS − VTH

)

VDS − DS 2 ⎣ ⎢ ⎢ _⎦ ⎥ ⎥

基板バイアス効果

基板バイアス効果

線形領域と飽和領域

線形領域と飽和領域

‰ 線形領域のドレイン電流 I_DS = μnεOXε0 d_OX W L ⎛ ⎝ ⎜ ⎞ ⎠ ⎟ V

(

GS − VTH

)

VDS − V_DS2 2 ⎡ ⎣ ⎢ ⎢ ⎤ ⎦ ⎥ ⎥ ⎣ ⎦ = β

(

V_GS − V_TH

)

V_DS − VDS 2 2 ⎡ ⎣ ⎢ ⎢ ⎤ ⎦ ⎥ ⎥

I

DS ‰ 利得係数 β, プロセス係数 K_P ⎣ ⎢ _⎦ ⎥ ⎛ ⎞ ⎛ ⎞ 飽和領域

I

_DSS β ≡ μnεOXε0 d_OX W L ⎛ ⎝ ⎜ ⎞ ⎠ ⎟ ≡ KP W L ⎛ ⎝ ⎜ ⎞ ⎠ ⎟ ‰ 飽和電流値 I_DSS 1

₍

₎

2 1 ₂

V

DS 線形領域 I_DSS = 1 2 β

(

VGS − VTH

)

2 = 1 2 βVP 2

V

_DS

0

V

_P

= V

_GS

− V

_TH

ピンチオフ電圧以上で飽和する理由

ピンチオフ電圧以上で飽和する理由

0 V _{+5 V} +3 V 2 V

(

)

VC

∫

ピンチオフ I_DSS = β

(

V_GS − V_C − V_TH

)

dV_C 0 VC

∫

0 V チャネルの抵抗 V (z) = V 1− 1−⎛ ⎜ z ⎞ ⎟ 小 大 V_C(z) = V_P 1− 1− L ⎝ ⎜ ⎠ ⎟ V_C(z) 3 V E_z(z) = −

∂

VC (z )

∂

z = − V_P 2L 1− z L ⎛ ⎝ ⎜ ⎞ ⎠ ⎟ −1 +3 V Q (z)d z = C V 1 z L 0 Q_C(z)dz = C_OXV_P 1− L

高耐圧MOSFETの工夫

高耐圧MOSFETの工夫

‰ドレイン付近の電界集中を避ける

小信号パラメ タ

小信号パラメータ

I_DS = β

(

V_GS −V_TH

)

V_DS − VDS 2 2 ⎡ ⎣ ⎢ ⎤ _⎦ ⎥

‰ ドレインコンダクタンス

∂ I g_{D 0} ≡ ∂ IDS ∂V_{DS V} DS→ 0 = β V_P = β (V_GS −V_TH) 線形領域： g_DS ≡ ∂IDS ∂V_{DS V} DS>VP = ∂IDSS ∂V_DS = 0 飽和領域：

‰ 伝達コンダクタンス

∂ I_DS 線形領域 _g m ≡ ∂ I_DS ∂V_GS = β VDS 線形領域： P GS DSS m V V I g β ∂ ∂ = ≡ 飽和領域：

ゲ トキャパシタンス

ゲートキャパシタンス

‰ 遮断領域

線形領域

飽和領域

S G D _S G D S G D C WL C_OX WL 2 C_OX WL 2 C_WLOX 2 3 C_OX WL

sub sub sub

チャネル長変調

チャネル長変調

等価回路と遮断周波数 f

等価回路と遮断周波数 f

_T

G i G i D D _G i G C GD i D _D CGS _{g vGS} vGS C GS g mv GS gD vGS C GS _gmvGS v GS vGS gD S C_GS = 2 3 COXWL S

電圧利得

g

_m

=

β

V

_p 3

電流利得

遮断周波数＝利得帯域幅積