• 検索結果がありません。

論理和と論理積,計算と記憶 の仕組み

N/A
N/A
Protected

Academic year: 2021

シェア "論理和と論理積,計算と記憶 の仕組み"

Copied!
19
0
0

読み込み中.... (全文を見る)

全文

(1)

論理和と論理積,計算と記憶 の仕組み

1

金子邦彦

(2進数,16進数,メモリ,論理演算,画像と画素)

URL: https://www.kkaneko.jp/cc/math/index.html

謝辞:「いらすとや」のイラストを使用しています

(2)

論理和,論理積

2

(3)

二進数は 0 または 1

3

右手が下がっている 右手が上がっている

二通り

(4)

二進数は 0 または 1

4

右手が下がっている 右手が上がっている

0 1

※ 0 1 が逆になる場合もある

(5)

変数が2つ

5

右手と左手の 両方を考えると

4通り

(6)

変数が2つ

6 0と0 1 と0

0 1 1 1

(7)

論理積

7 0と0 1 と0

0 1 1 1

論理積は両方とも1

(8)

論理和

8 0と0 1 と0

0 1 1 1

論理和は少なくとも 片方には1がある

(9)

論理和と「選択」は違う

9

・焼き芋大会があるんだけど、

・土曜日と日曜日、どっちが良い?

両方、申し込んでよ ♡ 日曜日落選:0 当選:1

土曜日落選:0 

当選:1 両方参加しても OK!

土曜日と日曜日の選択では無

(10)

論理積と論理和

10

0 1 0 0 0 1 0 1

0 1 0 0 1 1 1 1

論理積

AND

論理和

OR

(11)

複数のビットを一括して論理積、論理和を 求める場合があります

11

x 0011

y 0101

全部で4ビット

クイズ

xy の論理積は?

論理和は?

(12)

複数のビットを一括して論理積、論理和を 求める場合があります

12

x 0011

y 0101

論理積 AND 0001

0011 0101

論理和 OR

0111

(13)

計算と記憶の仕組み

13

(14)

ANDゲート

論理積

入力信号

x, y

がともに1のとき,

出力信号

z

が1

0 0 0

0 1 0

1 0 0

1 1 1

(15)

OR ゲート

論理和

入力信号

x, y

の少なくとも1つが1のと

き,出力信号

z

が1

0 0 0

0 1 1

1 0 1

1 1 1

(16)

NOT ゲート

入力信号

x

0

のとき,

出力信号

y

が1

x y

0 1

1 0

(17)

半加算器

S

0 0 0

0 1 1

1 0 1

1 1 0

C 0 0 0 1

S = x ・ y + x ・ y

C = x ・ y

(18)

計算と記憶

計算

論理ゲート AND,OR,NOTの組み合わせ で実現可能

記憶

フリップフロップ,磁気記憶

(19)

記憶のできる仕組み

DRAM

コンデンサに電荷を蓄えて記憶を行う

SRAM

フリップフロップで記憶を行う

磁気記憶

磁性体金属の皮膜を磁化して記憶を行う

• SSD

論理演算の素子の組み合わせ

参照

関連したドキュメント

推論 に お ける論 理 変形 と認知 的 関連 性 の計 算* 松井 理直 LogicalTransformationonReasoningTasksandStatistical

計算データからの論理回路の構成 下薗真一 Shinichi Shimozono 九州大学大学院総合理工学研究科情報システム学専攻

1 はじめに 時相論理は、

はじめに 近年の大規模論理回路は大部分が同期式順序回路で設計されるため、 タイミン

期末試験 テキスト 資料を配布する 参考文献 Michael Sipser (著), 太田和夫, 田中圭介 (監訳)『計算理論の基礎

これは,メレログィッツが原価計算と費用理論とを原則として二区別している  

Title 電磁界理論における解析手法の変遷と将来展望 :

本論文では,ゲーム理論,時間オートマトン,確率