• 検索結果がありません。

計 算 機 を 用 じ た 論 理 回 路 の 自 動 設 計 (第

N/A
N/A
Protected

Academic year: 2021

シェア "計 算 機 を 用 じ た 論 理 回 路 の 自 動 設 計 (第"

Copied!
4
0
0

読み込み中.... (全文を見る)

全文

(1)

3 1  

計 算 機 を 用 じ た 論 理 回 路 の 自 動 設 計

(第

2

報)

戸官

D e s i g n  Automation o f   L o g i c a l  C i r c u i t   by  Computer  ( 2   nd R e p o r t )  

1

ι 

前報では,与えられた論理関数を計算機処理によって 簡単化しそれを記号化された論理回路として

X‑y

ロッタにより図形出力する方法について報告した。

本報告では,これをさらに

2

つの論理関数が与えられ た場合に拡張し,上と同様の計算機処理を施して,共通 項があれば,全体としての項数削減につながるときに,

それを共有して図形出力する方法が得られたので報告す

論理関数の簡単化

2‑1 

簡単化の基準

①  {附々の論理関数については前報と同様の基準を与 える。

② 

2

つの論理関数の聞に共通項があれば,原則とし てそれを共有する。

2‑2 

共通項の抽出

共通項があれば,それを共有することが原則である が,そのために全体としての項数が多くなる場合には回 路素子が多くなることにつながるので不適当である。ま た,全体としての項数が変わらない場合でるっても. 1 

F l   F 2  

‑1

共 通 の 関 係

昭和5 3

2月

E i i c h i   SUGAWARA  (昭和 52

年1

0 月 3 1

日受理〉

つの出力を抽出するときかえって項数が多くなる場合に は共通項として共有することはできない。

いま,出力

F l . F2

の共通部分を

H

とすれば,それら は図一

1

のような関係にある。ここで.

F

t. 

F2

は最簡 単化された形(最も項数が少ない形〉であり,図‑ 1の 各記号は次のように表わされる。

Fl =Fll UF12U

……

U l i U . . .

UFlm  F2=F21UF22U...F 2k U . . .

UF2n 

H=FlnF2 

=HIUH2...UHi し J

UHl

Gl =GllUG12U...UGIP  G2=G21UG22U.

.UG2Q

すなわち,共通項を共有することによって全体として の項数を減ずるのが目的であるから,各共通項について

m+n>p+q+1

HH..

( 1 )

の場合のみ共通項として共有することが可能となる。

しかるに.

F l .   F2

の構成要素が共通項を含む状態と いうのは,

①  構成要素が共通項そのものである状態

②構成要素が共通項と{也の構成要素とで置き換え可 能な状態

③  構成要素から共通項を抽出しても,残りの部分が 他の構成要素で置き換え不可能な状態

3

つの状態に集約される。

したがって.

F l .   F2

について上述の

3

つの状態の組 合わせ,すなわち①ー①,①一②,①一③,②一②,②

(2)

3 2   菅 原 英 一 ③ , ③ ー ③ の 6 通りの状態について考える必要があ

る 。

( a )   ①ー①の状態 (F1j=Hi 

F2k=Hi 

すなわち. Hi を共通項として抽出すると,

p+q+ 1  = (m‑1)  + (n‑1) + 1 

=m+n‑1 

となり.

(1)

式を満足するので,この場合は共通項と して共有することが可能となる。

( b )   ①一べ号の状態

{ 町

=Hi

F2kCF2sUHi 

すなわち. Hi を共通項として抽出すると,

p+q+1= (m‑1) + (n‑1) +1 

=m+n‑1 

となり.

(1)

式を満足するので,この場合も共通項と して共有することが可能となる。

( c )   ①ーベ I D の状態

i h H i  

F2kCF2s し JHiUf2k

(ただし f 2 k キ F2knF2s かつf2kCF2k) すなわち. Hi を共通項として抽出しでも.F2k のう ちI2 k の部分がF2s で置き換え不可能であるから,

p+q+1 =(m‑1) + (n ー 1)+1+1 

=m+n 

となり.

(1)

式を満足しないので,この場合は共通項 として共有することは不適当である。

制 ) ②ー②の状態 {F1jCFl rUHi 

F2kCF2sUHi 

すなわち. Hiを共通項として抽出すると,

p+q+ 1  = (m

1) + (n‑l) +1 

=m+n‑1 

となり.

(1)

式を満足するので,この場合は共通項と して共有することが可能となる。

( e )   ②ー③の状態 {MF1rω 川 U

H

F2kCF2

sUHiUf

2 k

(ただし. f 2 k

F2k 円F 2 s . かつf2kCF2k) すなわち. Hi を共通項として抽出しても. F2k のう

秋田高専研究紀要第

1 3

ちI2 k の部分が F2s で置き換え不可能であるから,

p+q+ 1  = (m

1)+ (n

1)+1+1 

=m+n 

となり.( 1 ) 式を満足しないので,この場合は共通項 として共有することは不適当である。

(f)③ー@の状態 (MF1hrω 川 U

F2

kCF2

sUHiU f 匂 2 k

(ただし f

l i 叫 か つM F 1 1 ) f 2 k キF2knF2s.

かっ

f 2 kCF2k すなわち. Hi を共通項として抽出しても. Fli のう ち f l i の部分が Flr で置き換え不可能であり, また F2k のうち f 2 k の部分が F2s で置き換え不可能であ

るから,

p+q+l= (m‑1) + (n‑1) +1+2 

=m+n+  1 

となり.

(1)

式を満足しないので,この場合も共通項 として共有することは不適当である。

したがって,共通項として共有できるのは,次の 3 つ の状態に限定されることになる。

(  1)  Fli=F2k=Hi 

(IT) 

F l i  (またはF2k)= Hi かつ,

F2k (またはF l i ) CF2s  (またはFlr) U  Hi  (目) FliCFlrU  Hi

かっ

F2kCF2sU  Hi 

すなわち,各共通項 H l . H2. …….  Hi. … ・ ・ ・ . Ha  について,図 ‑2 の処理を施すことによって,それが共 有できるか否かを判定する。

3  論理回路の図形出力

3‑1  入力データの変換

共通項がない場合,あるいは共通項があっても共有で きない場合の変換は,個々の出力関数については前報と 同様であるが,共通項を共有できる場合には. F l .   F2  の各項を対応する 2 進表現で置き換えると,たとえば次 式のように表わされる。

F =   (Du1u

0

D.111u*lQuu. 1 u D D ) ・ い ・ … ・ ( 2 )

すなわち,上式は. Fl ,  F 号 は 共 通 項 互 B C D ,

ABC を共有し,次のように表わされることを示してい

る 。

(3)

計算機を用いた論理回路の自動設計

NO 

3 3  

YES 

図 ‑2 共 通 項 共 有 可 否 の 判 定 処 理

D +  A  B 

円 し

C B 

A  +  ︑

1l

f

一 D

‑ C  

A  + 

c E  

A

一 一 一 一 A

' i a 4  

F F  

3‑2  X‑Yプロ・

7

タによる図形出力

( 2 ) 式を図形出カルーチンの入力データとして計算機処 理を施し, X‑yプロッタにより図形出力することによ

って図 ‑3 のような論理回路が得られる。

4 結 言

前報の l出力論理回路の自動設計法に引続き本報にお いて 2 出力論理回路の自動設計法が得られた。また,前 報からの課題であった多出力論理回路については,本報

昭和

5 3

2 月

の 2 出力論理回路の手法を拡張することによって自動化 されることが理論上確認されたが,計算機処理の段階で メモリ容量等の制限があり,本校の計算機 HITAC‑

8 2 5 G‑ 64K では実処理不可能であったので,本課題はこ れで一応の結末とする。

参 考 文 献

1 )   当麻喜弘:ディジタル回路の論理設計入門 2 )   佐々木次部,中野馨:トランジスタ・ディジタル

計算機の論理設計

3 )   Montgomery Phister ,  Jr: ディジタル計算 機の論理設計

4 )   菅原英一,堅固山幸治:計算機を用いた論理回路

(4)

3 4  

A B C D 

図 ‑3 論 理 回 路 図 の 出 力

、 .. 菅 ト 康 英

Fl 

F2 

の自動設計(第 1 報),秋田高専研究紀要第 1 2 号 , 1 9 7 7  

秋田高専研究紀要第1 3 号

参照

関連したドキュメント

計算データからの論理回路の構成 下薗真一 Shinichi Shimozono 九州大学大学院総合理工学研究科情報システム学専攻

構成について FPGA に実装を行いアーキテクチャ の検討を行ってきた。アプリケーションは音声

レジスタ同士が、違うクロックで動作する → 回路全体が簡素化でき、クロック周期を気にせず設計できるが、僅かタイミング

Unix の開発動機が ( 米語の文章の ) 文書処理でしたので , Ascii 文字に対する処理を効率 よくするシステムが要求されました.. この値は ,

846 昭和33年7月 日 立 評 第40巻 第7号 を与えている。

5.3 作成プログラム

電子回路シミュレータを用いたトランジスタ回路設計 Sine Source で指定したモデル 1kHz は、図4-3に示す様に図4-2の下方に出ている

電磁石に電圧を掛 けるとONになる 単純なリレー 二つ直列にすると 「両方ON」の時に 「ON」になる =AND 二つ並列にすると 「どちらかON」の