炭化ケイ素（SiC）素子の通電劣化特性の解明と高電圧ダイオードの試作

主要な研究成果

背 景

パワーエレクトロニクス機器のさらなる低損失化・小型化を図るため、現用のシリコン系パワー半導体素子 に比べ、大幅な高電圧化・低損失化が期待できる炭化ケイ素（SiC）パワー半導体素子の実用化が望まれてい る。半導体素子の基本構造である pn 構造を適用した SiC 半導体素子（SiC pn ダイオード）に電流を通電した 際、順方向電圧（通電損失）が通電時間の経過とともに増加する通電劣化が確認され、実用化に向けての大き な課題となっている。また、半導体素子の高電圧化のためには、膜厚の厚い単結晶エピタキシャル膜が必要で あるため、通電劣化の厚膜に及ぼす影響、および通電劣化の抑制手法を解明することは極めて重要である。

目 的

SiC を用いた pn 構造において生じる通電劣化の特性を明らかにするとともに、高電圧 SiC pn ダイオードを 試作する。

主な成果

当研究所が開発した縦型ホットウォール式反応炉により、SiC 基板上に形成させた単結晶エピタキシャル膜 を用いて pn 構造（pn ダイオード）を形成し、通電劣化が高電圧化（厚膜化）に及ぼす影響を明らかにした。 また、通電劣化抑制手法を基板の点から調査し、その結果を基に高電圧 SiC pn ダイオードを試作した（図-1）。 1．厚膜に対する通電劣化特性 n 型エピタキシャル膜の膜厚が厚いほど順方向電圧の増加量が大きくなることを定量的に明らかにし （図-2）、厚膜を必要とする高電圧 SiC pn ダイオードにおいて、通電劣化が大きな課題となることを明らか にした。 2．通電劣化の抑制手法 基板面＊ 1_{および傾斜方向}＊ 2_{の面からの通電劣化を調査し、C 面基板の＜ 11-20 ＞方向傾斜における順方} 向電圧の増加量が、他の基板面や傾斜方向の基板に比べて小さいことを確認し（図-3）、通電劣化が抑制で きる見通しを得た。 3．高電圧SiC pnダイオードの試作 C 面基板の＜ 11-20 ＞方向傾斜に対して、高電圧に必要な厚膜（∼ 60 μm）・低ドーピング濃度（∼ 6 × 1013 _cm-3_{）のエピタキシャル膜を形成し、かつ電極端部の電界集中を緩和するための電界集中緩和層}＊ 3_を 適用して、C 面を用いた SiC 半導体素子では世界最高の耐電圧 4.6 kV を達成した（図-4）。

今後の展開

今回得られた成果を基に、通電劣化が小さく、かつ信頼性の高い高電圧・低損失 SiC pn ダイオード（耐電 圧 5 kV 以上）を試作・実証し実用化に資する。なお、本研究は関西電力株式会社との共同研究として実施し たものである。 主担当者 材料科学研究所 機能・機構発現領域 主任研究員 三柳 俊之 関連報告書 「高電圧炭化ケイ素（SiC）pn ダイオードのプロセス技術の開発−通電劣化抑制手法の基礎 検討と高電圧 SiC pn ダイオードの試作−」電中研報告書： W03033（2004 年 6 月） 20

炭化ケイ素（SiC）素子の通電劣化特性の解明と高電圧ダイオードの試作

＊ 1 ：SiC は化学的特性の異なる Si 面と C 面を有し、C 面では高電圧化に必要な厚膜かつ低ドーピング濃度のエピタキ シャル膜の形成が比較的困難なため、SiC 半導体素子の試作には通常 Si 面を用いる。 ＊ 2 ：基板と同一結晶型のエピタキシャル膜を得るために、結晶面を特定方向に微傾斜させた単結晶 SiC 基板を用いる。 SiC 半導体素子の試作には通常＜ 11-20 ＞方向に微傾斜させた基板が用いられる。 ＊ 3 ：イオン注入技術を用いて、n 型エピタキシャル膜中に部分的に p 型層を形成することにより、電界が広範囲に広 がり、理論値に近い耐電圧が得られる。

B．総合エネルギーサービスの創出

21 n型型 ｴ ﾋ ﾟ ﾀ ｷ ｼｬ ﾙ膜 n型基 板 電界 集中 緩和 層 p型 ｴ ﾋﾟ ﾀ ｷ ｼ ｬ ﾙ膜 酸化 膜 電界 集中 緩和 層 酸化 膜 型 ｴ ﾋ ﾟ ﾀ ｷ ｼｬ ﾙ膜 n型基 板 電界 集中 緩和 層 型 ｴ ﾋﾟ ﾀ ｷ ｼ ｬ ﾙ膜 酸化 膜 電界 集中 緩和 層 酸化 膜 酸化膜 酸化膜 Ni電極 n型基板 Ti/Al電極 電界集中 緩和層 p型ｴﾋﾟﾀｷｼｬﾙ膜 n型ｴﾋﾟﾀｷｼｬﾙ膜 電界集中 緩和層 0.001 0.01 0.1 1 10 100 0 50 100 150 200 Si面，＜11-20＞方向傾斜 順方向電圧の増加量［V］ n型エピタキシャル膜の膜厚［μm］ 【通電試験条件】  通電電流密度：100A/cm2   通電時間 ： 60分 0 20 40 60 80 100 破壊 電圧 BV=4.55kV 逆方向電流密度 ［mA/cm 2］ 逆方向電圧［kV］ C面，＜11-20＞方向傾斜 0.0 1.0 2.0 3.0 4.0 5.0 破壊電圧 BV=4.55kV （0001）Si面 _{＜1-100＞方向} ＜11-20＞方向 （000-1）C面 SiC単結晶の   極性と傾斜方向 ＜1-100＞方向傾斜 ＜11-20＞方向傾斜 C面 Si面 Si面 C面 タイプA タイプB 順方向電圧の増加量［V］ 100 10 1 00.1 0.01 図-1 試作SiC pnダイオード n型エピタキシャル膜は、ダイオードの順方向 電圧や耐電圧を決定づける。 図-2 n型エピタキシャル膜の膜厚に対する    通電劣化特性（電極直径2.6 mm） 図-3 SiC基板の極性および傾斜方向に対する 通電劣化特性（膜厚40μｍ、電極直径 2.6 mm、タイプAタイプBはSiC基板の 製造元が異なる） 図-4 C面基板上に試作したSiC pnダイオードの逆 方 向 電 流 電 圧 特 性 （ 膜 厚 60μm、 電 極 直 径 0.26 mm）