• 検索結果がありません。

積層構造PRAMの設計法

N/A
N/A
Protected

Academic year: 2021

シェア "積層構造PRAMの設計法"

Copied!
2
0
0

読み込み中.... (全文を見る)

全文

(1)情報処理学会第 75 回全国大会. 1A-3. 積層構造 PRAM の設計法 渡辺重佳 湘南工科大学 1.はじめに 近年、DRAM の高速性能とフラッシュメモリの 低コスト不揮発特性を併せ持つ新型メモリの研 究が盛んである。その代表例の PRAM を用いた積 層型高速低コスト半導体不揮発性メモリの検討 (メモリセルの積層方式、コア回路構成、1 ビッ ト当りのコスト、動作速度等)を行った。. 情報工学科 今回検討した積層構造 PRAM の構成を図 1 に示 す。基本的な構成は過去提案されている平面構 造の Chain 構成 PRAM に BiCS 構造を導入した縦 型にすることにより実現できる。この方式を導 入する事により4F2 の微細なメモリセルを低コ ストで縦方向に積層する事が可能なる(図 2)。 BL1. 0.43V. BL2. 0V. 0V. 2.積層構造 PRAM の構成(積層方式). Vpp. BS1. Vpp. WL11. Vpp. WL12. 0V 0V 選択 セル. -Vpp. A. A’. 穴. BL1. Vpp. BS2. 0V. WL21. 0V. 0V. 0V. 0V VSS. 0V VSS. WL14. 0V. 0V. 0V. WL13. 0V. 0V 0V. 0V. 0V. 0V. 0V. 0V. WL22 WL23. 0V. BS1. 0V. 0V. WL24. CSL1 VDD. 0V VSS. 0V VSS. VDD CSL2 0V RL. 出力. WL11. 図3. WL12 WL13. Chain 構成 PRAM ではトランジスタと相変化素 子が並列に接続されているため、図 3 に示すよ うな固有のアクセス方式が必要になる。すなわ ち読み出し時には選択セルのゲートにはオフ電 圧を印加する事により相変化素子の情報をアク セスし、通過セルのゲートにはオン電圧を印加 することにより選択セルの情報をビット線に伝 達する。読出し動作と書き込み動作はビット線 に印加する電圧の大小で区別する。. WL14 VSS. BiCS構造を用いている. 図1. 積層構造 PRAM の読み出し方式. 積層構造 PRAM の構成. 0.5F 2F. F. コア回路の構成. 穴. 0.25F. Upper I/O Line. 4th|3rd|2nd|1st. 2F. 積層構造 PRAM の断面図. Study of stacked type PRAM Shigeyoshi Watanabe Department of information science, Shonan Institute of Technology. 1-5. Upper I/O Line Row Decoder. Row Decoder. F. 図2. Colum Decoder. 1st|2nd|3rd|4th. 1st. 1st. 2nd. 2nd. 3rd. 3rd. 4th Vss1. 4th. Block select. Vss2. 菅野、渡辺、“積層方式NAND構造1トランジスタ型FeRAMの設計法”電気学会論文誌C vol.130, no.2, pp.226-234,2010. 図4. コア回路の構成. Copyright 2013 Information Processing Society of Japan. All Rights Reserved..

(2) 情報処理学会第 75 回全国大会. 図 4 に以上の積層構造 PRAM を実現するロウデコ ーダ、カラムデコーダ等のコア回路の構成と配置 を示す。コア回路の設計には従来の平面型よりも パターン面積が縮小できる SGT を用い、ロウデコ ーダはメモリセルの左右に配置する事によりパタ ーン設計を容易にしている。. 3.積層構造 PRAM のコスト・動作速度見積も り. ビットの積層型 PRAM の構成を図 6 に示す。DRAM と同程度の高速動作を実現するためには、1 本の ワード線に4K 個のメモリセルを接続し、64 層 積層する方式が最適である。また1T ビットを実 現するためには1G ビットのメモリセルブロック を縦に 32 列、横に 32 列接続し、駆動回路の側 に高速特性が必要なブロックを配置する(メイ ンメモリ代替のため)。. 歩留りとコストの関係(BS,colum無) 1000. 100. 0.14工程/1層. 従来. (平面積層型)歩留り=70%. 平面積層型. 10. 今回の提案. コス ト. (平面積層型)歩留り=90%. 図7. (平面積層型)歩留り=95%. 積層型 PRAM の位置づけ. (BiCS型)歩留り=70% 1 4. 8. 16. 32. 64. 128. 256. (BiCS型)歩留り=90%. 図 7 に今回提案した積層型 PRAM のメモリ階層 における位置づけを示す。図 6 に示すような構 成を採用する事によりメインメモリ(DRAM)を 代替できる高速動作が実現でき、BiCS 構造の導 入によりストレージ(NAND 型フラッシュメモ リ)を代替できる低コストを実現できる可能性 があることが分かった。. (BiCS型)歩留り=95% 0.1. BiCS型 0.04工程/1層 0.01. 積層数. 図5. 積層型 PRAM の 1 ビット当りのコスト. 図 5 に積層型 PRAM の 1 ビット当りのコストの 積層数依存性を示す。1 ビット当りのコストは工 程数に比例し、歩留りと積層数に反比例すると 仮定して見積もった。1 ビット当りのコストを最 小にする積層数が存在し、歩留りが比較的に高 い場合には従来の NAND 型フラッシュメモリの1 0%程度の低コストが実現できる。 BL. 4k WL. 積層. 64段 4k. 32個 DRAM代替 32Gbit. 1Gビットメモリブロック 駆動回路. 32個 フラッシュメモリ 代替 968Gbit. 1Tビットメモリブロック. 図6. 1T ビット 積層型 PRAM の構成. 次に DRAM と同程度の高速動作を想定した1T. 1-6. 4.まとめ 積層型 PRAM を新たに提案し、そのメモリセル の積層方法、コア回路構成、1 ビット当りのコス ト、動作速度等を検討した。本方式は DRAM と同 程度の高速性能と、NAND 型フラッシュメモリ以 上の抵コストの不揮発性半導体メモリを実現で きる可能性があることが分かった。 参考文献 [1]T.Tanaka et. al., “Bit cost scalable technology with punch and plug process for ultra high density flash memory”, Symp.on VLSI Technology, 2007. [2]菅野、渡辺、“積層方式 NAND 構造1トラン ジスタ型 FeRAM の読み出し方式の検討” 電 子 情 報 通 信 学 会 論 文 誌 vol.J91-C, no.11, pp.668-669, 2008. [3]玉井、渡辺、“ユニバーサルメモリを目指し た積層型 NOR MRAM の検討” 電気学会論 文 誌 C vol.129, no.11, pp.2091-2092, 2009.. Copyright 2013 Information Processing Society of Japan. All Rights Reserved..

(3)

参照

関連したドキュメント

In this section we provide, as consequence of Theorem 1, a method to construct all those Kleinian groups containing a Schottky group as a normal subgroup of finite order (called in

[15] , Growth properties and sequences of zeros of analytic functions in spaces of Dirichlet type, to appear in Journal of the Australian Mathematical Society..

Proof: The main step of the proof is to show that the residues of the flags of the considered far-away geometry are either far-away geometries of the same kind as , but of

In their famous article [Gr-Za], Gross and Zagier proved a formula relating heights of Heegner points on modular curves and derivatives of L-series of cusp forms.. We prove the

3 Exceptional collections of line bundles on surfaces 1266 4 Heights of exceptional collections 1276 5 Secondary Burniat surfaces and effective divisors 1282 A Appendix: Acyclic

In this paper we characterize all idempotent generalized hypersubstitutions of type τ = (3) and determine the order of each generalized hypersubstitution of this type.. It turns

[r]

2681 Leaf Life Lignin Manganese 5% Manganese Sulfate FSA Soil deficiency must be documented by testing. 2884 Humic 600 Humic Acid