• 検索結果がありません。

非同期理論回路シミュレータの開発 利用統計を見る

N/A
N/A
Protected

Academic year: 2021

シェア "非同期理論回路シミュレータの開発 利用統計を見る"

Copied!
7
0
0

読み込み中.... (全文を見る)

全文

(1)

非同期論理回路シミュレータの開発

豊島哲男

伊藤誠

      (昭和49年8月31日受理)

Development of the Simulator for Asynchronous

Logical Circuits

TetuoTOYOSHIMA MakotoITO       Abstract  In our laboratory, we developed the Computer Aided Implementation System for lOgiCal SyStem.  If we use this system, we can design L C. circuits without physical kllowledge of I.C. In this time, we intended to add the capability of simulation to this system.  This is the purpose to develop the simulator for asyllchronous logical circuits.  This sir皿1ator is driven with the table driven method. If the simulator detects a change of logical value, it drives the module subroutine. Module means the logical ele皿ent of I. C.一 level. We can therefor detect the hazard or race with this simulator by simulating the logical circuits asynchronously.       はじめに  計算機の記憶容量の増加,演算速度の短縮とともに, 計算機の自動設計に対する関心が高まっているが,本 研究室においても自動設計システムを完成させ1)ひき つづき非同期論理回路シミュレータを開発することに なったので,ここにその内容を報告する。従来のシミ ュレータは,AND, OR, NAND,ゲートや,各種 フリップ・フロップ等のシミュレーションが多かった が,本シミュレータは,ICレベルで記述してあり, より実用的なシミュレータということができる。また ICの論理機能を記述したサブルーチンを追加するこ とにより,簡単に機能の拡張ができる。 1.シミュレータの概要  本研究室の論理回路自動設計システムは,図一1.1 のような構成で論理回路を適当な言語で記述して入力 モジュール 表現 モジュール表現  内部表現 結線表作成 入出力解析

͡

ファイノV 図一1.1論理回路自動設計システム

(2)

       すると,使用するIC        名と,ICのピン間の        接続関係が出力され  モジュール表現       る。   →内部表現        この自動設計システ  論理値         ムに,ハードウエア製    初期設定        作以前に論理設計の誤   タイムマップWC      りのチェックや,詳細   イベント設定       な回路動作デ・一一’タの収        集等の機能をもたせる  モジューノレ  サプルーチン駆動       目的で,非同期論理回       路シミュレータの開発       をした。したがって,       シミュレータは自動設       計システムと入力表現       で整合がとられてお    シミュレ ション     エンド        り,モジュール表現で       記述された論理回路を       シミュレーションす       る。図一1.2にシミュレ  図一1.2ゼネラル・   一タの流れ図を示す。   フロー’チヤート     シミュレーションす       る論理回路は,モジュ ール表現で記述され,入力されるが,シミュレータ は,まずこのモジュール表現を変数名表(Variable Name Table)と接続表(Connection Table)から成 る内部表現に変換する。つぎに各変数の初期値が入力 データとして読み込まれ論理値が初期設定される。シ ミュレーショソ時間の変化は,タイム・マップ(Time Map)上をシミュレータが1単位時間毎に推移するこ とにより表現している。各ICに対応する論理演算機 能は,モジ=一ルサブルーチンが実行している。モジ =一ルサブルーチンは,対応するICの遅延時間に関 する情報をもっており,出力論理値は,タイム・マッ プ上に遅延時間後のイベントとして登録される。出力 される論理値は,Low「0」, High「1」と不定状態 にあることを示す論理値「2」(LPには*で出力さ れる)の3値である。論理値の変化をイベソトとして らとえ,イベントの起った入力変数をもつ素子に対応 するモジュールを駆動しているので,非同期論理回路 で問題となるレースやハザードの検出が可能となって いる。  つぎに各処理過程について詳しい説明を行う。 2.入力形式  シミュレートする論理回路は,モジュール表現で記 述される。モジュール表現とは,ICレベルの論理機 能を前もってサブルーチン形式で実装情報としてシス テムに登録しておき,そのサブルーチン名で論理回路 を記述する表現方法である。  たとえば,JK・フリップーフロップについて述べ てみる。

 このICの論理機能をFORTRANで記述して,サ

ブルーチン形式でサブルーチソ名「FFC」として登 録しておく。すると,このフリップーフロップに対す るモジュール表現は        FFC(JK, JK, A, CLR/Q,−Q) のように利用される。FFがJK・フリップーフロッ プであることをあらわし,括弧の中は入出力変数で, “/”の左が入力,右が出力をあらわす。これらの登録 モジュールによって,任意の論理回路が記述されるわ けである。

D

図一2.1ハザードの起る回路例 C SZ]瓜∫工L卍P工ON OF LOG工CAL C工RCU工里 ・MODU五E

鞭畑)

    FFC(JK,JK,EiCER/Q,“})

    END

町㎜瓦RVAL

5.OE…9 ・S!旺皿D O。IE−1 ・PR工罫H!里工型田 O.工E・−3 ・OUN PU[!1 A., B,C sD,E,CLR,JK xQ,…Q 曽工Nrm! A,CLR,JK 5・OE・一・9 0,0,ユ白 3●5E■.8 0,1,1

9−OE−81

tSEND

      図一2.2入力例

(3)

 このモジュール表現についての詳しい説明は,文献 (1)を参照されたい。  モジ= 一一ル表現の記述方法は,FORTRANの記述 方法に準じている。  すなわち,第1コラムにCと指定すれぽ,その行は コメントとみなされる。各モジュールの記述は第7コ ラムより始まり,第6コラムに0かブランク以外の数 字をタイプすることにより継続行の指定もできる。 図一2.1にハザードの起る簡単な回路例を示し,図一 2.2にこの回路に対するシミュレータへの入力例を示 す。まず1行目はコメントである。2行目のように ’マークで始まる行は,シミュレータのための制御文 であることを示し,ノMODULEは,以下に回路のモ ジュール表現が記述されていることをあらわしてい る。第3行目から第7行目までが図一2.1の回路を記 述したものである。たとえぽ,第3行は入力変数名A, 出力変数名Bのインバータであることをあらわし,6

行目は入力変数名A,D,出力変数名Eの2入力NA

NDであることを示している。これらのモジュール名 に対し,シミュレータには各論理素子の機能を記述し

たFORTRANサブルーチンを用意しておかねばな

らない。この他に必要な入力情報であるが,ノINTE RVAL文にひきつづいてシミュレーション・クロッ ク時間が実数形式で入力される。図一2.2の例では, クロック時間が5nSであることを示している。 ノSTIME文はシミュレーシ。ン時間を指定する。 ノPRINT TIMEは出力時間間隔を指定するもので, この例では0.1mS毎に出力変数の論理値が,所定の

出力形式に従ってLPに出力される。’OUTPUT文

は出力する変数名を与えるもので,出力変数は後述の 出力変数名テーブルに登録される。ノINPUT文によ りシミュレーショソ中に外部から与える信号が変化す る変数名と,その変数の論理値が変化する時間,それ に変化する論理値を与える。たとえば,図一2.2の例 では入力変数ノ1に90nS後論理値が1に変化する外部 信号が加えられることを示している。ノSEND文でシ ミュレーションが終ることを示す。 3.シミュレーション方式  3.1 シミュレータのデータベース 本節では,能率よいシミュレーションに必要な各種 テーブルを例をあげて説明する。

 3.1.1 VNTとCNT

 モジュール表現で記述された論理回路は,シミュレ ータに入力されると内部表現に変換される。内部表現 とは,論理回路をテーブル形式で記述するもので,変 数を登録しておくVNT(Variable Name Table) と素子間の接続関係を登録しておくCNT(Connection Table)から成っている。 VNTは各論理素子の端子 につけられた名前とその端子の論理値およびCNTへ のポインタを登録しておくテーブルである。またCNT

は論理素子番号またはVNTポインタとCNT内部

ポインタから成る。論理素子番号はモジュールサブル ーチソを後述のモジュールテーブル(MDT)に登録す るときに各モジ=一ルサブルーチンにつけられる番号

でCNTに登録する際は, VNTポイソタと区別す

るために負の整数にしておく。図一3.1に図一2.2の モジュール表現例を入力した時シミュレータが作成す を ボうぐうぐポを ec VN田 x 艦苦〉ξ苦矢畏δξ 1 2 3 4 5 6 7 8 9

10

10

3 :LO

B

6

10

c 9

10

D

13 10

E

18

工O

16

10

CLR

19 lO

Q O

10

鴫 O

10

耗うξ沃%×苦うξ xCTglr x 芸x>ξ耗うG米うξ 1 2 3 4 5 6 7 8 9

10

:L]. 12

13

14

15

Z6

17

18

19

20

21

21

・・撃

 2

 3

−ll

 3

 4

−11

 4

 5

−12

 2

 5

 6

43

 7

 7

 6

 8

 9

 10 2 0 0 0 0 0 0 0 0 0 0 0 0 0

Z7

0 0 0 0 0

図一3.1内部表現例

状態ピットパターン登録イベント

0

1

2

0000 OIO1 1010

OOIO

lOO1

0001

ouo

1000

OIOO O 5 lO 2 9 1 6 8 4 図一3.2 イベントとビットパターン

(4)

るVNTとCNTを示す。 CNTで

たとえば一11はインバータを,−12は

2入力NANDをあらわす素子番号

で2行目のインバータはVNTポイン

タ2(すなわち変数名A)の入力と

VNTポインタ3(すなわち変数名B)

の出力をもっている。3行目のCNT

内部ポイソタが12となっているが,こ れは3行目の変i数がCNT内12行目で も,入力変数として使われていること を示している。

 3.1.2TMPとETL

 論理値の変化をイベントとしてとら えていることはすでに述べたが,ここ で実際にどのような処理がなされてい るかを説明する。変数の値は,最近の 論理値の遷移(イベント)の様子を 図一3.2に示すように4bitの状態で 記憶する。シミ=レータは,論理値の ビットパターンを調べることによりイ ベントの種類を知る。4bitのうち上 位2bitがイベントの起る前の論理値 を示し,下位2bitでイベント後の値 を示す。たとえば, トパターンは0100であり, モジゴール・ サプルーチン 変数名テープル (VNT) モジュール テープル(M⊃T) lCNTポインタ{論理値 タイムマップ(TMP) 接続テープル(CNT)出力変数          テープル          PRT…番号または1ポインタモジュールlCNT内部 VNTポfンタ

VNT

ポインタ

テー:カL lPT VNT ポインタ          イベントの値が4の場合このビッ        これは論理値が1から0 へ遷移することを示している。ここで論理値2という 状態は,素子のもつ遅延時間のぼらつきのために出力 値が不明確な状態を示している*。これらのイベント は,タイム・マップ(TMP)を通じてイベントテー

ブル(ETL)に登録される。 TMPはその1行が1

単位時間をあらわし,シミュレータは,TMP上を1 行ずつ進んでゆくことによりシミュレーシ。ンの時計 を進める。  ETLは,シミュレーション実行中,外部入力信号 の変化によるイベントやモジュールサブルーチンを駆 動した結果発生した内部イベントを登録するテーブル である。各時刻におけるイベントは,TMP内のETL ポイソタによって指定されたETL内の行に①生じた イベントの変数を示すVNTポインタ,②イベントの 種類,③イベントが外部信号によるものか否かを示す パラメータ,④同時刻のイベントを接続するETL内 部ポインタの4項目で登録される。

 シミュレータは,各時刻に対応するTMPの行の

ETLポインタにより,その時刻におけるすべてのイ イベントテーブル(ETL) VNT │インタ: :イベント @の値 b 碗部信号か1内部 P外部信号か1ポインタl        l 「         1「      1,       I h        l

‘      1 l         l 1      ‘e l      l 1    ‘‘      ‘r         !

図一3.3テーブル形式

* 3.2.1参照。 ベントを知ることができる。  3.1.3その他のテーブル  シミ=レータが作成するテーブルにこのほかモジュ ールテーブル(MDT)と入力変数テーブル(IPT), それに出力変数テーブル(PRT)がある。 MDTは各 モジュールに対し,モジュール番号と入力数出力数 を登録しておく。シミュレータがモジュールサブルー チンを駆動しているとき,このMDTが参照されてシ ミュレータは,そのモジュールの入出力数を知る。ま た入力モジュール表現のシンタクスチェックにもこの

MDTが使われる。 IPTとPRTは,それぞれ入力変

数と出力変数を登録しておくもので,それぞれ入力変 数と出力変数を指すVNTポインタから成っている。  さて,以上述べたように,シミュレータは多くのテ

ーブルを必要とする。仮に回路をVNTとCNTの2

つに分けず,1つのテーブルで表現しようとすると, 同じ変数名が何回もでてくるため,余分な記1意容量を 要することとなる。また,イベントの登録も,TMP とETLの2つのテーブルを用いた方が記憶効率が良 い。なぜなら,特定時刻にあらわれるイベントの数は 変動するからである。モジュール・テーブルは,モジ ュール・サブルーチンをコールする時,モジュール番

(5)

A

B

最少遅延時間       Tmax 最大遅延時間 図一3.4出力変化のモデル 号を参照しているので重要なテーブルと言える。した がって,これらはシミュレーションに必要な最小限度 のテーブルである。  3.2 モジュールサブルーチン  本節では,モジュールサブルーチンのプログラミン グを容易にするために,簡単な例をあげて説明する。  3.2.1 出力変化のモデル  シミュレーシ。ンが3値で実行されていることはす でに述べた。論理値0と1については,それぞれL−

OWとHIGHに対応している。ここで論理値2につ

いて説明する。論理素子は,入力信号が与えられて出 力を得るまでに素子固有の遅延時間を要する。この遅 延時間は,カタログデータとして最小遅延時間と最大 遅延時間が与えられる。図一3,4に簡単なインバータ の例を示す。入力端子Aに0から1への信号を加える と出力端子Bの論理値は,最小遅延時間と最大遅延時 間の間のいずれかの時点で1から0への論理値の遷移 が起る。したがってこの間は論理値を定めることがで きない。このような状態をシミュレータは2という論 理値で表現する。したがって変数Aが0→1に変化す

るイベントから,変数Bが時刻Tmin後に1→2に変

化するイベントと時刻Tmax後に2→0に変化する

イベントが発生する。シミュレータ内の演算では,論 理値2で処理されるが,LPに出力されるときは後述 するように*で印刷される。  3.2.2 モジュールサブルーチンの記述形式

 TMPを通じETLに登録されているイベントが,

VNTにセットされるとイベントの起った入力変数を もつモジュールサブルーチンが駆動される。シミュレ ータには,論理素子の機能をはたすモジュールサブル ・・一`ンを組み込む必要がある。このモジ=一ルサブル ーチン内には,論理機能以外にその素子の出力信号に 対する最小遅延時間と最大遅延時間を記述する必要が ある。 c C C maMODU工」E SUBROUN工NE eex工NVER↓PER   SUBROU里工NE 工NV   工MPI」工C工丁 工N田EGER(A−Z)   REAL D肛N,DMAX

  卿゜N儘歌田認{;8:漂鑑1;81

  EQU工VAIENCE(A,N工瓦VAR(1) ,(]3,NO[1!VAR(1))   DM[N(ユJ=:Ll●O至】−9  D]tULX(1)=22●OE声9 xx  B=−A  xx   B=NOT(A)   R]1n}URN   END 図一3. 5イソバータのサブルーチン例  入出力の論理値に関する情報は,次のように引き渡 される。モジュールをMDL(11,12,……, In/01,02, ……COm)とすると,1、,1、,……,1。の現在の論理値 がNINVAR(1), NINVAR(2),……, NINVAR(7z), (n≦20)に記憶されている。ただし,論理値は0,1 2のいずかである。組み合わせ論理を行うモジュール の場合は,これより出力を計算し,NOTVAR(1), NOTVAR(2),……, NOTVAR(m)に記憶するよう にサブルーチンを記述すればよい。図一3.5にインバ ータ例を示す。しかしながら,NINVARの値のみで は出力が計算できないモジールがある。たとえば,JK

型FFでJ=K=1のとき,クロック入力が1から0

に立下ったとき,出力Qの値が反転する。この動作を サブルーチンで記述するためには,1時刻前のクロッ クの値と,現在の出力値(Q)の値を知る必要がある。

この情報は,配列AINVARとAOTVARに記憶さ

れている。図一3.6にJKフリップフロップモジュ ールの記述例を示す。モジュールの動作時間に関する  SUBROU田工NE FFC  工MP工」工C工丁 工NEIr EGER(A−Z)

㌔灘㌶購≧罐∼15),

 2      (AC P,A工NVAR(3)),(AQ,AO里VAR(1)),(Qx  3      NO里VAR(1)),(NQ・NO田VAR(2))

i淵i議;・

 1)ltCAX(2)=15.OE−−9

馴≧il!。§還,Q.。)、_。

 1署鑑δ鑑IO号゜G6°,き゜、0 11 工F NEWJ◆EQ・2・OR.NEbltK.EQ.2) GO TO 5  工F NEwJ◆EQ.1.AND。NEvl‘i。EQ.1) GO T O 30  工F NEWJ・EQ・工・A敢ほ)。NEV匹(・EQ.0) GO T O 40  工F NEWJ●EQ●O◆AND・NEWK・EQ・工) GO 田0 20 5Q=2  GO TO 45 ユOQ=AQ  GOTO 45 20Q=O  GO TO 45 30Q昌N(浬(AQ) ’

 GO壬045

40Q=]. 45 NQ NO[lr(Q)  R団]URN  END  図一3.6JKフリップフロップのサブルーチン例

(6)

情報はDLYブロックに記憶する。モジ=一ルのZ番 目の出力Oiの最小遅延時間をDMIN(i)に,最大遅 延時間をDMAX(i)に記憶すればよい。もし,DMIN (の=DMAX(i)とすれば,不確定論理値2の領域が 存在しないシミュレーシ。ンができる。遅延時間は実 数形式で宣言されているので,使用者はカタログデー タを参照してその値をそのまま設定すればよい。  図一3.5の例では,最小遅延時間に11nS,最大遅延 時間に22nSとっている。使用する入力や出力変数

は,図一3.5の例のようにEQUIVALENCE文で

簡単な変数に改めると論理演算の記述が楽になるし理 解しやすくなる。また,シミュレーシ。ン時間も短縮 される。  3.3シミュレーション方式  本節で,テーブルがどのように参照され,シミュレ ーシ。ソが実行されるかについて説明する。話をわか りやすくするために具体的な例をあげて説明する。今 図一2.1の回路の入力端子Aに時刻tiにおいて論理値 が0から1に変化する信号を加えた場合をシミュレー トする。まずシミュレータは図一2.2の入力例に従って 入力情報を読み込み,図一3.1や図一3.3で示すような 必要なテーブルを作成する。テーブルが完成するとま ずシミュレータは,TMPの行を進めシミュレーシ。

ンの時計を進める。TMP上のETLポインタがOで

あれば,この時刻でのイベントはないのでさらに時計

を進める。シミュレータがTMP上時刻tiまでくる

と,変数Aが0から1に変化するイベントが登録して

あるETL内の行を示すETLポインタが登録されて

いるので,このイベントをとり出す。つぎにとり出し たイベントに従ってVNT内の論理値を変更する。 VNT内の各変数には, CNTポインタが登録されて いるのでCNT内の位置より,イベントの起った変数 を入力とするモジュールを知ることができる。図一3.1

の例では,VNT内の変数名AにおけるCNTポイン

タが3を指しているので,シミュレータはCNTの3 行目を調べる。すると,これは素子番号が11の素子の 入力であることがわかるのでシミュレータは,この素 子番号に対応するモジュールサブルーチンを呼ぶ。呼 ぼれたモジ=一ルサブルーチンは,VNT内の入力変 数の論理値を分解して記憶したコモン領域の配列 NINVARの値を入力として論理演算を行う。モジュ ールサブルーチン内で設定された最小遅延時間と最大 遅延時間は,シミュレータがシミュレーショソクロッ ク時間で正規化する。モジュールサブルーチンで論理 演算を行った結果,出力が変化すると新しいイベント が生成される。  たとえば図一3.5のインバータで説明すると,入力端 子Aの信号が0から1に変ると,素子の最小遅延時間 後にB端子の論理値は1から2へ変り,最大遅延時間 後に2から0へ遷移する。このように,1つのイベン トに対し,出力には遅延時間の関係から2つのイベソ トを発生させる。こうして得られたイベントをシミュ

レータはETLに登録する。 ETLへの登録はTMP上

の現時点から,最小遅延時間後に最初のイベントに対 するETLポインタを,最大遅延時間後に次のイベン トに対するETLポインタをセットして行われる。こ の例では,時刻tiから最小遅延時間後に出力変数Bの 論理値が1から2に変るイベントが登録され,最大遅 延時間後に2から0に変るイベントが登録される。こ れが終ると同じ入力変数をもつモジ=一ルが他にない か調べらる。この例では,図一3.1のCNTを調べ,第 3行口のCNT内部ポインタが12となっているから, 12行目の論理素子も入力変数Aを共有していることが わかる。今度は12行目の素子,すなわち素子番号12の モジュールサブルーチンを呼んで同様な処理を行う。 以上の操作が終るとシミュレータはTMPの時間を1 単位時刻進める。最後の行に達したとき,次の時刻は 再びTMPの第1行からイベントがとりだされる。し たがってTMPの大きさは, TMPの時刻が最大遅延時 間の長さだけあれば十分である。またETLの方も使 用ずみの行は,ゴミ集めルーチンで再使用できるから, 同時に存在するイベントの最大数だけあればよく,こ の数は全論理変数の1割程度である。 4.シミュレーシaン実行例 ハザードの起る簡単な論理回路に本シミュレータを A B c D E A     B    c    D       1        ‘

___一㎜「『一『一

一〇p−ewew−・

図一4.1ハザードの起る回路タイムチャート

(7)

   田工班E O●500亜レー08 0●100E−07 0.:L50E−07 00200E−07 0●250E−07 0●300E−07 0.350E−07 0・400E−07 0.450E−07 0●500E−07 0●550E−07 0●600E−07 0・650E−07 0●700E−07 0●750E−07 0。800E・・07 0・850E−07 0・900E−・07 0.950E−07 0。100E“口06 0●:XOsE−06 0・110E−06 0.UsE−06 0●:L20E−06 .O・125E−06 0●:L30E.・06 0.工35E−06 0●140E・一・06 0●145E−06 0●:L5 OE−06 0・Z55E−06 0●i60E−06 0・165E−06 O O O O O O O O O o O O O O O O A 工 1 1 1 1 1 1 1 1 1 1 1 1 ユ 1 1 O O O O O O O O O O O B 工 1 1 1 ユ 1 1 1 i, :L :L ]一 ]・ 1 0 0 0 0 0 0 0 0 0 0 0 0 C :L :L l l 1 1 O Dt 1 1. 1 1 1 1 z 工 1 1 図一4.2 シミュレーショソ結果 O O O O O O O E 1 工 工 1 1 1 1 工 1 工 1 工 1 t, 適用させた結果を述べる。図一4.1のようにインバータ

3個と2入力NANDを組み合せた回路を考える。こ

のイソバータと2入力NANDの遅延時間は,最小遅

延時間が11nS,最大遅延時間が22nSである。この

回路の入力端子Aに90nS後0から1への立上がり信

号を加えた場合の各端子の論理値は,図一4.1のタイム チャートのように解析される。ここで斜線部分は,論 理値が0か1か不明であることを示す。これをシミュ レーションした結果が図一4.2である。印字形式は,論 理値不定が*で印字され,論理値0や論理値1は桁を ずらして印字されるので,実際のタイムチャートのよ うな形式で印刷される2)。  結果からわかるように,出力端子Eにおいてハザー ドを検出することができた。  このシミュレーションに要する時間は,コンパイル ・に1∼2分かかるが,実行時間は数mSのオーダーで ある。 5.む す び  最後に 本シミュレータの特徴とシミュレーショソ 困難なモジュールをあげておく。  本シミュレータの特徴

1 LORAN実装自動化システムの入力形式とシミ

  ュレータの入力とに整合がとられている。 2 MSI,(LSI)等ICの機能単位のシミュレーシ。   ンを行う。 3 3値シミュレータで素子の動作時間を最小遅延時   間と最大遅延時間で指定している。 4 イベントドリブン方式のシミュレータで変化した  論理信号のみをシミュレーシ・ンする。  シミュレーション困難なモジ=一ル 1 2 3

FORTRANサブルーチンによる動作の記述が困

難なLSI。

集積度の大きなLSIで,機能をFORTRANサ

ブルーチンで記述しようとすると,大容量を要す るようなものは記憶容量の点からも制限がある。 内部に隠しメモリをもつもの。 シミュレーションは,同一種類のICに対してそ の入出力変数を引数として同じサブルーチンを呼 んで実行させている。しかし,内部に隠しメモリ をもつICは同一のサブルーチンを呼んでくるわ けにいかないので,このようなICの使用は許し ていない。しかし,記憶容量の増加に目をつぶれ ばこのようなICに対し,スタックをもうけるこ とにより隠しメモリの記述ができるので,将来は この方向で解決をはかりたい。 一度イベソト・テーブルにイベントを登録してし まうと,そのイベソトはシミュレーションが終る まで消去できないので,リトリガブル・ワンショ ットICのようなあらかじめ登録したイベントを 消去する必要のあるものはシミュレートできな い。  最後に,今後の課題としてモジュール・サブルe・一一チ ンの増加により扱える回路の拡張をはかってゆきた い。  謝辞  日頃多方面にわたり御援助いただく本学志村栄一助 手に,また,本研究を進めるにあたりプログラミング に協力された本講座学生吉田俊一君に感謝します。 文 献 1) 水原,伊藤:計算機設計言語LORANとその翻訳シ   ステムの開発,山梨大学工学部研究報告,Vo1.24 2)John M. Robison:APPLICATION OF LOGICAL

  SIMULATION IN DESIGN AUTOMATION AT

  TEXAS INSTRUMENTS, Texas Instruments   Incorporated Dallas 3)Daniel W. Lewis:HAZARD DETECTION BY A   QUINARY SIMULATION OF LOGIC DEVICES

  WITH BOUNDED PROPAGATION DELAYS,

  General Electric Company

参照

関連したドキュメント

ピーク時間8.小9.0妙に対し,左肺門部のピーク  

Wach 加群のモジュライを考えることでクリスタリン表現の局所普遍変形環を構 成し, 最後に一章の計算結果を用いて, 中間重みクリスタリン表現の局所普遍変形

 

「海洋の管理」を主たる目的として、海洋に関する人間の活動を律する原則へ転換したと

□一時保護の利用が年間延べ 50 日以上の施設 (53.6%). □一時保護の利用が年間延べ 400 日以上の施設

(2,3 号機 O.P12,000)換気に要する時間は 1 号機 11 時間、 2,3 号機 13 時間である)。再 臨界時出力は保守的に最大値 414kW

 筆記試験は与えられた課題に対して、時間 内に回答 しなければなりません。時間内に答 え を出すことは働 くことと 同様です。 だから分からな い問題は後回しでもいいので

その対策として、図 4.5.3‑1 に示すように、整流器出力と減流回路との間に Zener Diode として、Zener Voltage 100V