ユーザー
ガ イ ド
[]
UG029 (v14.1) 2012 年 4 月 24 日 [] íChipScope Pro 14.1
ソ フ ト ウ ェ アおよび コ ア
ユーザー
ガ イ ド
UG029 (v14.1) 2012 年 4 月 24 日Notice of Disclaimer
The information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications:
http://www.xilinx.com/warranty.htm#critapps.
© Copyright 2012 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.
本資料は英語版 (v14.1) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。 資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。 日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。 こ の資料に関す る フ ィ ー ド バ ッ ク お よ び リ ン ク な ど の問題につ き ま し ては、[email protected] ま でお知 ら せ く だ さ い。 いただ き ま し た ご意見を参考に早急に対応 さ せていただ き ます。 なお、 こ の メ ールア ド レ スへのお問い合わせは受け 付けてお り ません。 あ ら か じ めご了承 く だ さ い。
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。 日付 バージ ョ ン 改訂内容 2011 年 3 月 1 日 13.1 • ロ ジ ッ ク デバ ッ グに 7 シ リ ーズのサポー ト を追加 • IBA/PLB (IBA/PLB46 ではない) を削除 • IBA/OPB を削除 • IBERT V4 GT11 を削除 • ス ター ト ア ッ プ ト リ ガーモー ド を追加• ChipScope Pro Analyzer IBERT ス イ ープテ ス ト プ ロ ッ ト を追加 • ス タ ン ド ア ロ ン IBERT プ ロ ッ ト ビ ュ ーアーを追加
• GTH ト ラ ン シーバーの 1/2、1/4、1/8 ラ イ ン レー ト サポー ト を追加 • ICON、ILA、VIO、 お よ び ATC2 を追加
• MARK_DEBUG を PlanAhead ユーザーガ イ ド に追加 • CSE/Tcl セ ク シ ョ ンに新 し い コ マン ド の説明を追加
2011 年 7 月 6 日 13.2
• KintexTM-7 FPGA デバ イ ス の コ アお よ び ト ラ ン シーバーのサポー ト 情報を追加
• Digilent 社製 JTAG-SMT1 お よ び JTAG-HS1 USB-to-JTAG ダ ウ ン ロ ー ド ケーブ ルの情報を第一章の 「通信要件」 に追加
2011 年 10 月 19 日 13.3 • 第 2 章 : コ アの生成に関す る セ ク シ ョ ン を削除 し 、 デー タ シー ト に含まれ る 同 コ ン テ ン ツへの リ ン ク を提供。 それに伴い文書中の リ フ ァ レ ン ス を ア ッ プデー ト • 第 3 章 : 「ILA コ アキ ャ プチ ャパ ラ メ ー タ ーの設定」 セ ク シ ョ ンの内容を大幅に 向上 • 全体的に若干の修正を加え内容を明確化 2012 年 1 月 18 日 13.4 • Virtex-7 FPGA デバ イ ス のサポー ト を ガ イ ド に追加 • 新しいセ ク シ ョ ン第 4 章の 「[RX Margin Analysis] パネル」 を追加 2012 年 4月 24 日 14.1 • 14.1 リ リ ース用にア ッ プデー ト 。 KC705 ボー ド 用にア ッ プデー ト 日付 バージ ョ ン 改訂内容
改訂履歴. . . 2
第
1
章
:
概要
ChipScope Pro ツールの概要 . . . 7ChipScope Pro ツールの説明 . . . 7
PlanAhead ツールでの ChipScope Pro コ アの使用 . . . 11
ChipScope Pro コ アの概要 . . . 12
シ ス テ ム要件. . . 29
ソ フ ト ウ ェ アイ ン ス ト ールお よ び ラ イ セン ス. . . 31
第
2
章
:
コ ア生成ツールの使用方法
概要 . . . 33ザ イ リ ン ク ス CORE Generator での ChipScope Pro コ アの使用 . . . 33
第
3
章
: ChipScope Pro Core Inserter
の使用
ChipScope Pro Core Inserter の概要. . . 35PlanAhead での ChipScope Pro Core Inserter の使用 . . . 35
ISE Project Navigator での ChipScope Pro Core Inserter の使用. . . 35
コ マ ン ド ラ イ ン イ ンプ リ メ ン テーシ ョ ンでの ChipScope Pro Core Inserter の使用. . . 37
ChipScope Pro Core Inserter の機能. . . 40
第
4
章
: ChipScope Pro Analyzer
の使用
ChipScope Pro Analyzer の概要. . . 51ChipScope Pro Analyzer のサーバーイ ン タ ーフ ェ イ ス . . . 51
ChipScope Pro Analyzer の ク ラ イ ア ン ト イ ン タ ーフ ェ イ ス. . . 52
ChipScope Pro Analyzer の機能. . . 56
ChipScope Pro ILA 波形ツールバー機能 . . . 112
ChipScope Pro Analyzer の コ マ ン ド ラ イ ンオプシ ョ ン. . . 113
第
5
章
: ChipScope
エ ン ジ ン
Tcl
イ ン タ ー フ ェ イ ス
概要 . . . 115 CSE/Tcl コ マン ド サマ リ . . . 116 CseJtag Tcl コ マン ド. . . 121 CseFpga コ マ ン ド . . . 161 CseCore コ マン ド . . . 176 CseVIO コ マン ド . . . 179 CSE/Tcl の例. . . 189付録
A : ChipScope Pro
ツール
ト ラ ブルシ ュ ーテ ィ ン グ
ガ イ ド
概要 . . . 191 ChipScope Pro ツールの イ ン ス ト ールに関す る ト ラ ブルシ ュ ーテ ィ ン グ. . . 192 ザ イ リ ン ク ス JTAG プ ロ グ ラ ム ケーブルに関す る ト ラ ブルシ ュ ーテ ィ ン グ. . . 193ChipScope Pro Analyzer コ アの ト ラ ブルシ ュ ーテ ィ ン グ. . . 201
ザ イ リ ン ク ス テ ク ニ カルサポー ト に提出す る 情報の取得方法. . . 207
付録
B :
参考資料
第
1
章
概要
ChipScope Pro
ツールの概要
FPGA デバ イ ス の集積度が高 く な る につれて、 テ ス ト 対象デバ イ ス にテ ス ト 装置プ ロ ーブを接続す る こ と が実用的ではな く な っ て き てい ます。ChipScope Pro ツールは、ISE® Design Suite 製品表
[209 ページの リ フ ァ レ ン ス 16 を参照]に リ ス ト さ れてい る ザ イ リ ン ク ス FPGA デバ イ ス に含まれ る タ ーゲ ッ トデザ イ ンに主要な ロ ジ ッ ク アナ ラ イ ザーお よ びテ ス ト/計測ハー ド ウ ェ アコ ン ポーネ ン ト を統合 し ます。ChipScope Pro ツールは、 こ れ ら の コ ン ポーネ ン ト と 通信 し て ロ ジ ッ ク 解析を 提供 し ます。
ChipScope Pro シ リ アル I/O ツールキ ッ ト では、 ザ イ リ ン ク ス FPGA の高速シ リ アル ト ラ ン シー バーの I/O 機能を使用 し てデザ イ ンのエ ラ ボ レーシ ョ ン と デバ ッ グ を実行す る 機能が提供 さ れてい ま す。IBERT (Internal Bit Error Ratio Tester) コ アお よ び関連す る ソ フ ト ウ ェ アでは、 高速シ リ ア ル ト ラ ン シーバーへのア ク セ ス を提供 し 、 こ れ ら の ト ラ ン シーバーで構成 さ れたチ ャ ネルでの ビ ッ
ト エ ラ ー率の解析を実行 し ます。 こ のマニ ュ アルでは、 ト ラ ン シーバーを MGT (マルチギガ ビ ッ ト ト ラ ン シーバー) と 呼びます。IBERT コ アでは、ISE Design Suite 製品表[209 ページの リ フ ァ レ ン ス 16 を参照]に リ ス ト さ れてい る ザ イ リ ン ク ス Virtex®-7、Kintex™-7、Virtex-6、Spartan®- 6 、 お よ び Virtex-5 FPGA デバ イ ス の高速シ リ アル ト ラ ン シーバーがサポー ト さ れてい ます。
ChipScope Pro
ツールの説明
次の表に、 各種 ChipScope Pro ツールお よ び コ アの簡単な説明を示 し ます。 表 1-1 : ChipScope Pro ツールの説明 ツール 説明 ザ イ リ ン ク ス CORE Generator™ ツール サポー ト さ れ る すべての FPGA デバ イ ス フ ァ ミ リ を タ ーゲ ッ ト に し てICON (Integrated Controller)、ILA (Integrated Logic Analyzer )、VIO (Virtual Input/Output)、 お よ び ATC2 (Agilent Trace Core) コ ア を生成 で き ます。ま た、Virtex-7、Kintex-7、Virtex-6、Spartan-6、お よ び Virtex- 5 FPGA フ ァ ミ リ を タ ーゲ ッ ト に し て IBERT v2.0 コ ア を生成す る こ と
も で き ます。 ザ イ リ ン ク ス CORE Generator は、 ザ イ リ ン ク ス ISE Design Suite ツールに含まれてい ます。
IBERT Core Generator
Virtex-5 デバ イ ス を タ ーゲ ッ ト に し て IBERT v1.0 コ アのデザ イ ン を 完全に生成で き ます。IBERT Core Generator では、 ユーザーが選択 し た MGT お よ びデザ イ ン を制御す る パ ラ メ ー タ ーに基づいて、ISE Design Suite で コ ン フ ィ ギ ュ レーシ ョ ン フ ァ イ ルを生成 し ます。
ChipScope Pro Core Inserter ツール
合成 さ れたユーザーデザ イ ンに ICON、ILA、ATC2 コ ア を自動的に挿 入 し ます。
第 1 章 : 概要
次に、ChipScope Pro ツールを使用 し て追加 し たデバ ッ グ コ ア を含むシ ス テ ムのブ ロ ッ ク 図を示 し ます。CORE Generator ツールを使用 し て コ ア を生成 し 、 それ ら を HDL ソ ース コ ー ド に イ ン ス タ ン シエー ト す る こ と に よ っ て、 デザ イ ンに ICON、ILA、VIO、 お よ び ATC2 コ ア (総称 ChipScope Pro コ ア) を配置で き ます。 ま た、ChipScope Pro Core Inserter ま たは PlanAhead ツールを使用す
る と 、ICON、ILA、 お よ び ATC2 コ ア を合成済みデザ イ ンのネ ッ ト リ ス ト に直接挿入で き ます。 デ ザ イ ンは、ISE イ ンプ リ メ ン テーシ ョ ン ツールを使用 し て配置配線 さ れます。次に、デバ イ ス に ビ ッ
ト ス ト リ ーム を ダ ウ ン ロ ー ド し て ChipScope Pro Analyzer ツールでデザ イ ン を解析 し ます。
PlanAhead™ デザ イ ン 解析ツール デザ イ ンのネ ッ ト リ ス ト に ICON お よ び ILA コ ア を自動的に挿入 し ま す。 こ の機能の詳細は、PlanAhead デザ イ ン解析ツール[209 ページの リ フ ァ レ ン ス 17 を参照]を参照 し て く だ さ い。 ChipScope Pro Analyzer ツール
ICON、ILA、VIO、 お よ び IBERT コ アの イ ン シ ス テ ムデバ イ ス コ ン フ ィ ギ ュ レーシ ョ ン、 ト リ ガー設定、 ト レース表示、制御、お よ びス テー タ ス を提供 し ます。 ChipScope Engine Tcl (CSE/Tcl) ス ク リ プ ト イ ン タ ーフ ェ イ ス CSE/Tcl ス ク リ プ ト コ マン ド イ ン タ ーフ ェ イ ス に よ っ て、Tcl シ ェ ルか ら JTAG (Joint Test Action Group、IEEE 規格) チ ェ ーン内のデバ イ ス と の通信が可能にな り ます(1)。
注記 :
1. Tcl は Tool Command Language の略です。CSE/Tcl イ ン タ ーフ ェ イ ス では、ChipScope Pro お よ び ISE
ツール ま たは ActiveState [210 ページの リ フ ァ レ ン ス 24 を参照]の ActiveTcl 8.4 シ ェ ルに含 ま れて い る xtclsh と 呼ばれ る Tcl シ ェ ルプ ロ グ ラ ム が必要です。
X-Ref Target - Figure 1-1
図 1-1 : ChipScope Pro シ ス テムのブ ロ ッ ク図 表 1-1 : ChipScope Pro ツールの説明 (続き) ツール 説明 cs_pro_sys_blk_diag ChipScope Pro
ILA Pro
ChipScope Pro ツールの説明
ChipScope Pro Analyzer では、 コ ン ピ ュ ー タ ー と JTAG バ ウ ン ダ リ ス キ ャ ンチ ェ ーン内のデバ イ ス間通信に、 次のダ ウ ン ロ ー ド ケーブルを使用で き ます。
• プ ラ ッ ト フ ォームケーブル USB • パ ラ レ ルケーブル IV
• Digilent 社製 USB-to-JTAG ケーブル
• ByteTools 社製 Catapult EJ-1 イ ーサネ ッ ト-JTAG 接続ケーブル
ChipScope Pro Analyzer には、ロ ジ ッ ク を検証する多数の機能が含まれてい ます (表 1-2)。1 ～ 4,096
ま でのデー タ チ ャ ネル、256 ～ 131,072 ま でのサ ンプルバ ッ フ ァ ーワ ー ド 数を選択可能です。 ま た、 ユーザーロ ジ ッ ク に影響を与えずに即座に ト リ ガーを変更で き ます。ChipScope Pro Analyzer
では、 ト リ ガー変更か ら キ ャ プチ ャ し たデータ の解析までのプ ロ セ ス を順番に実行で き ます。 表 1-2 : ChipScope Pro のロ ジ ッ クデバ ッ グ機能および利点 機能 利点 1 ～ 4,096 ま でのデー タ チ ャ ネルを選択可能 広範囲のデータバス の動作を正確にキ ャ プ チ ャ し ます。 256 ～ 131,072 ま でのサンプルバ ッ フ ァ ー ワ ー ド 数を選択可能 サンプルす る ワー ド 数を増やす と 精度が高 く な り 、 不定期に発生す る イ ベン ト を キ ャ プ チ ャ す る 確率が上が り ます。 最大 16 個の ト リ ガーポー ト を使用で き 、 それ ぞれに対 し て 1 ～ 256 ま でのチ ャ ネルを選択 可能 (合計 4096 チ ャ ネルま で) 複数の ト リ ガーポー ト を個別に設定で き る た め、 イ ベン ト 検出の柔軟性が高 く な り 、 必要 にな る サンプルス ト レージが減少 し ます。 各 ト リ ガーポー ト に最大 16 個ま での比較ユ ニ ッ ト を使用で き 、 ト リ ガー条件ご と に合計 で 16 の異な る 比較を実行可能 ト リ ガーポー ト ご と に複数の比較ユニ ッ ト が あ り 、 有用な リ ソ ース を節約 し なが ら 、 イ ベ ン ト 検出の柔軟性を高め ます。 すべてのデー タ お よ び ト リ ガー処理は、 最大 500MHz のユーザー ク ロ ッ ク に同期 ト リ ガー イ ベン ト 検出お よ びデー タ キ ャ プ チ ャ を高速で実行で き ます。 ト リ ガー条件に よ り ブール式ま たは最大 16 個 の比較演算子の ト リ ガーシーケ ン ス を イ ンプ リ メ ン ト ブール式ま たは 16 レベルの ト リ ガーシーケ ン サーを使用す る 最大 16 個の ト リ ガーポー ト の 比較演算子を組み合わせ る こ と がで き ます。 デー タ ス ト レージ必要条件で最大 16 個の比較 演算子のブール式を イ ンプ リ メ ン ト ブール式を使用する 最大 16 個の ト リ ガーポー ト の比較演算子を組み合わせて、 キ ャ プチ ャお よ び格納する データサンプルを決定で き ます。 ユーザーロ ジ ッ ク に影響を与えずに、 シ ス テ ム内で ト リ ガー条件お よ びス ト レージ必要条 件を変更可能 ロ ジ ッ ク 解析のためにデザ イ ン を シ ン グルス テ ッ プ ま たは停止す る 必要があ り ません。 操作が容易な GUI を提供 簡単に適切なオプシ ョ ン を選択で き ます。
第 1 章 : 概要
デザイ ン
フ ロー
ChipScope Pro ツールのデザ イ ン フ ロ ー (図 1-2) は、 一般的な HDL 合成ツールお よ び ISE イ ンプ リ メ ン テーシ ョ ンツールを使用す る すべての標準的な FPGA デザ イ ン フ ロ ーの一部 と し て簡単に 実行で き ます。 各デバ イ ス に、 最大 15 個の ILA、VIO、 ま た は ATC2 コ ア を使用可能 ロ ジ ッ ク を分割で き 、 大規模デザ イ ンの小セ ク シ ョ ン を テ ス ト で き る ため、 精度の高い結 果を得 る こ と がで き ます。 複数の ト リ ガー設定 イ ベン ト 数および時間を一致数および範囲 と 共 に記録する こ と で、 精度およ び柔軟性が高ま り ます。 ザ イ リ ン ク ス ウ ェ ブサ イ ト か ら ダ ウ ン ロ ー ド 可能 こ れ ら の ツールには、ChipScope ス イ ー ト か ら 簡単にア ク セ ス で き ます。[209 ページの リ フ ァ レ ン ス 18 を参照] 表 1-2 : ChipScope Pro のロ ジ ッ クデバ ッ グ機能および利点 (続き) 機能 利点
X-Ref Target - Figure 1-2
図 1-2 : ChipScope Pro ツールのデザイ ン フ ロー 㻵㻯㻻㻺䚸㻵㻸㻭䚸㻌 㼂㻵㻻䚸䜎䛯䛿 㻭㼀㻯㻞㻌䝁䜰䜢⏕ᡂ ⏕ᡂ 㻵㻯㻻㻺䚸㻵㻸㻭䚸㻭㼀㻯㻞㻌䝁䜰 䜢ྜᡂ䝕䝄䜲䞁䛻ᤄධ 㻔㻚㼚㼓㼏㻌䜎䛯䛿㻌㻱㻰㻵㻲㻌䝛䝑䝖㻌 䝸䝇䝖㻕 ᤄධ 䝁䜰䜢㻌㻴㻰㻸㻌䝋䞊䝇 䛻䜲䞁䝇䝍䞁䝅䜶䞊䝖 䜲䞁䝇䝍䞁䝅䜶䞊䝖 䝞䝇䛚䜘䜃ෆ㒊ಙྕ 䜢䝁䜰䛻᥋⥆ ᥋⥆ 䝁䜰䜢ྵ䜐 䝕䝄䜲䞁䜢ྜᡂ ྜᡂ 䝕䝄䜲䞁䜢䜲䞁䝥䝸䝯䞁䝖 䜲䞁䝥䝸䝯䞁䝖 㻯㻻㻾㻱㻌㻳㼑㼚㼑㼞㼍㼠㼛㼞 䝒䞊䝹 㻵㻿㻱 㻼㼘㼍㼚㻭㼔㼑㼍㼐㻌䝒䞊䝹 䜎䛯䛿㻌㻯㼛㼞㼑㻌㻵㼚㼟㼑㼞㼠㼑㼞 䝖䝸䜺䞊䜢タᐃ Ἴᙧ䜢⾲♧ 䝡䝑䝖䝇䝖䝸䞊䝮 䜢㑅ᢥ
䜎䛯䛿
㻯㼔㼕㼜㻿㼏㼛㼜㼑㻌䝁䜰䜢㻌 䜲䞁䝇䝍䞁䝅䜶䞊䝖䛧䛶 䛔䛺䛔䝕䝄䜲䞁䜢ྜᡂ ྜᡂ 㼄㻝㻞㻝㻞㻝PlanAhead ツールでの ChipScope Pro コ アの使用
PlanAhead
ツールでの
ChipScope Pro
コ アの使用
次のいずれかの方法を使用す る と 、PlanAhead ツールを使用 し てデザ イ ンに ChipScope Pro コ ア を 追加で き ます。
• HDL イ ン ス タ ン シエーシ ョ ン
• ネ ッ ト リ ス ト 挿入
HDL イ ン ス タ ン シエーシ ョ ンでは、 次の 2 つの手順を実行 し ます。
1. PlanAhead ツールに含まれ る IP カ タ ロ グか ら ChipScope Pro デバ ッ グ コ ア を選択 し て、 カ ス タ マ イ ズ、 生成 2. PlanAhead ツールに含まれ る HDL Editor を使用 し て IP コ ン ポーネ ン ト イ ン ス タ ン ス を HDL ソ ース に手動で イ ン ス タ ン シエー ト HDL イ ン ス タ ン シエーシ ョ ンは、IP コ アのすべてのパ ラ メ ー タ ーお よ び HDL デザ イ ンに含ま れ る 信号の接続を完全に制御す る こ と を必要 と す る ユーザーに適 し てい ます。 ただ し 、HDL イ ン ス タ シエーシ ョ ンでは、 ソ ース コ ー ド を変更する 必要があ り ます。 ま た、 複数の階層で構成 さ れ る デ ザ イ ン ではデバ ッ グの際に信号をデバ ッ グ コ ア イ ン ス タ ン ス に導 く 必要があ る ため、 デバ ッ グが 困難にな る 可能性 も あ り ます。 ネ ッ ト リ ス ト 挿入では、 次の 2 つの手順を実行 し ます。 1. デバ ッ グす る デザ イ ンで信号ま たはネ ッ ト を選択 2. こ れ ら の信号のデバ ッ グ IP コ アへの接続方法を指定 PlanAhead ツールでは、 デバ ッ グ IP コ アの生成、 デザ イ ン のネ ッ ト リ ス ト への コ アの挿入、 お よ びネ ッ ト への接続が実行 さ れます。 ただ し 、 ネ ッ ト リ ス ト 挿入を実行す る 場合、 デバ ッ グす る HDL 信号が最適化 さ れて し ま っ た り 、 合成プ ロ セ ス中に不明瞭にあ る 可能性があ り ます。 レ ジ ス タ 、 ブ ロ ッ ク RAM な ど の出力な ど、 デバ ッ グす る 信号のほ と ん どは合成プ ロ セ ス で こ の よ う な影響を受 け ません。 後でデバ ッ グで き る よ う 信号を確実に保持す る には、 デザ イ ン ソ ース (HDL ま たは制約 フ ァ イ ル) で信号に MARK_DEBUG 属性/プ ロ パテ ィ を付け ます。MARK_DEBUG 属性お よ びそ の他の制約に関す る 詳細は、 『制約ガ イ ド 』[209 ページの リ フ ァ レ ン ス 14 を参照]を参照 し て く だ さ い。 MARK_DEBUG プ ロ パテ ィ には、 次の よ う な利点があ り ます。 • HDL イ ン ス タ ン シエーシ ョ ンに経費を かけずに、 デザ イ ン ソ ース で信号をデバ ッ グ • 合成済みネ ッ ト リ ス ト でデバ ッ グす る 信号を確実に保持
• XST (Xilinx Synthesis Technology) お よ びサー ド パーテ ィ FPGA 合成ツール (Synopsys、
Synplify Pro、 お よ び Mentor Graphics Precision) と 互換
PlanAhead ツ ールの ChipScope コ ア のデバ ッ グ に関す る 詳細は、 『PlanAhead ユーザーガ イ ド 』
[209 ページの リ フ ァ レ ン ス 17 を参照]を参照 し て く だ さ い。
エ ンベデ ッ ド
プ ロ セ ッ サおよび
DSP
ツール
フ ローでの
ChipScope Pro
コ
アの使用
コ ア (ICON、ILA、IBA、VIO、 お よ び ATC2) は、 エンベデ ッ ド プ ロ セ ッ サお よ び DSP デザ イ ン 向けの EDK お よ び System Generator for DSP ツールフ ロ ーで も 使用で き ます。ChipScope Pro コ ア の 使用方法は、EDK Platform Studio [209 ペー ジ の リ フ ァ レ ン ス 15 を 参照] お よ び System Generator for DSP [209 ページの リ フ ァ レ ン ス 19 を参照]の資料を参照 し て く だ さ い。
第 1 章 : 概要
ChipScope Pro
コ アの概要
ICON
コ ア
すべての コ アは、JTAG バ ウ ン ダ リ ス キ ャ ンポー ト を使用 し 、JTAG ダ ウ ン ロ ー ド ケーブルを介 し て ホ ス ト コ ン ピ ュ ー タ ー と 通信 し ます。ICON コ アは、 タ ーゲ ッ ト FPGA の JTAG バ ウ ン ダ リ ス キ ャ ン ポー ト と 最大 15 個の ILA、VIO、 お よ び ATC2 コ ア間の通信パ ス を提供 し ます (8 ペー ジの図 1-1を参照)。
Spartan-3、Spartan-3E、Spartan-3A、 お よ び Spartan-3A DSP フ ァ ミ リ デバ イ ス の場合、ICON コ アは BSCAN プ リ ミ テ ィ ブを介 し た通信に USER1 ま たは USER2 JTAG バ ウ ン ダ リ ス キ ャ ン命令 を使用 し ます。 ま た、BSCAN プ リ ミ テ ィ ブの未使用 USER1 ま たは USER2 ス キ ャ ンチ ェーンは、 必要に応 じ てエ ク ス ポー ト し 、 アプ リ ケーシ ョ ンで使用で き ます。
その他のデバ イ ス の場合、BSCAN プ リ ミ テ ィ ブ を介 し て使用可能な USER1、USER2、USER3、 ま たは USER4 ス キ ャ ンチ ェ ーンのいずれかを使用 し ます。 各 BSCAM プ リ ミ テ ィ ブで 1 つの ス キ ャ ンチ ェーンが イ ンプ リ メ ン ト さ れ る ので、 未使用の USER ス キ ャ ンチ ェ ーン を エ ク ス ポー ト す る 必要はあ り ません。
ILA
コ ア
ILA コ アは、 カ ス タ マ イ ズ可能な ロ ジ ッ ク アナ ラ イ ザーコ アで、 デザ イ ンに含まれ る 任意の内部 信号を監視で き ます。ILA コ アは監視中のデザ イ ンに同期 し てお り 、 こ の コ ア内の コ ン ポーネ ン ト に も 、 デザ イ ン に指定 し たすべての ク ロ ッ ク 制約が適用 さ れ ま す。ILA コ アは、 主に 3 つの コ ン ポーネ ン ト で構成 さ れてい ます。 • ト リ ガー入力お よ び出力 ロ ジ ッ ク • ト リ ガー入力 ロ ジ ッ ク は、 ト リ ガーイ ベン ト を検出 し ます。 • ト リ ガー出力 ロ ジ ッ ク は、 外部テ ス ト 装置お よ びその他の ロ ジ ッ ク を ト リ ガー し ます。 • デー タ キ ャ プチ ャ ロ ジ ッ ク • オンチ ッ プのブ ロ ッ ク RAM リ ソ ース を使用 し て ト レースデー タ情報を キ ャ プチ ャ し 、そ の情報を格納 し ます。 • 制御お よ びス テー タ ス ロ ジ ッ ク • ILA コ アの動作を管理 し ます。ChipScope Pro コ アの概要
ILA
ト リ ガー入力ロ ジ ッ ク
ILA コ アの ト リ ガー機能には、 ト リ ガーイ ベン ト 検出に必要な多 く の機能が含まれます。 こ れ ら の 機能は、表 1-3に記載 さ れてい ます。 表 1-3 : ILA コ アの ト リ ガー機能 機能 説明 ワ ー ド 数 の 大 き な ト リ ガーポー ト 各 ト リ ガーポー ト は 1 ～ 256 ビ ッ ト 幅に設定で き ます。 複 数 の ト リ ガ ー ポー ト 各コ アで最大 16 個ま での ト リ ガーポー ト を使用で き ます。 複数の比較ユ ニ ッ ト を使用 し て さ ま ざ ま な信号 ま たはバ ス を 監視す る 必要が あ る 複雑 なシ ス テ ムでは、 複数の ト リ ガーポー ト を使用す る 必要があ り ます。 各 ト リ ガー ポー ト に 複 数 の 比 較 ユ ニ ッ ト 各 ト リ ガーポー ト は、 最大 16 個ま での比較ユニ ッ ト に接続で き ます。 こ の機能に よ り 、 複数の ト リ ガーポー ト 信号を比較で き ます。 ブ ー ル 式 の ト リ ガー条件 ト リ ガー条件は、最大 16 個の比較ユニ ッ ト 演算子の AND ま たは OR ブー ル式で表現で き ます。 複数 レ ベル の ト リ ガーシーケ ンサー ト リ ガー条件は、 最大 16 個の比較ユニ ッ ト 演算子の複数レベルの ト リ ガーシーケ ンサーで表現で き ます。 ブ ー ル 式 の ス ト レージ必要条件 ス ト レージ必要条件は、 最大 16 個の比較ユニ ッ ト 演算子の AND ま たは OR ブール式で表現で き ます。第 1 章 : 概要 比較ユニ ッ ト タ イ プの選択 ト リ ガーポー ト に接続 さ れ る 比較ユニ ッ ト は、次のいずれかの タ イ プ と な り ます。 · 基本コ ンパレー タ ー • = お よ び <> 比較を実行 • LUT4aベース のデバ イ ス で ス ラ イ ス ご と に最大 8 ビ ッ ト ま で比較 • Virtex-5 お よ び Spartan-6 デバ イ ス で ス ラ イ ス ご と に最大 19 ビ ッ ト ま で比較 • LUT6bベース のデバ イ ス で ス ラ イ ス ご と に最大 20 ビ ッ ト ま で比較 · 基本コ ンパレー タ ー (エ ッ ジ付 き) • = お よ び <> 比較を実行
• High か ら Low お よ び Low か ら High のビ ッ ト 遷移を検出
• LUT4 ベース のデバ イ ス で ス ラ イ ス ご と に最大 4 ビ ッ ト ま で比較 • LUT6 ベース のデバ イ ス で ス ラ イ ス ご と に最大 8 ビ ッ ト ま で比較 · 拡張コ ンパレー タ ー • =、<>、>、>=、<、 お よ び <= 比較を実行 • LUT4 ベース のデバ イ ス で ス ラ イ ス ご と に最大 2 ビ ッ ト ま で比較 • LUT6 ベース のデバ イ ス で ス ラ イ ス ご と に最大 8 ビ ッ ト ま で比較 · 拡張コ ンパレー タ ー (エ ッ ジ付 き) • =、<>、>、>=、<、 お よ び <= 比較を実行
• High か ら Low お よ び Low か ら High のビ ッ ト 遷移を検出
• LUT4 ベース のデバ イ ス で ス ラ イ ス ご と に最大 2 ビ ッ ト ま で比較
• LUT6 ベース のデバ イ ス で ス ラ イ ス ご と に最大 8 ビ ッ ト ま で比較
· 範囲コ ンパレー タ ー
• =、<>、>、>=、<、<=、in range、 お よ び not in rage 比較を実行
• LUT4 ベース のデバ イ ス で ス ラ イ ス ご と に最大 1 ビ ッ ト ま で比較
• LUT6 ベース のデバ イ ス で ス ラ イ ス ご と に最大 4 ビ ッ ト ま で比較
· 範囲コ ンパレー タ ー (エ ッ ジ付 き)
• =、<>、>、>=、<、<=、in range、 お よ び not in rage 比較を実行
• High か ら Low お よ び Low か ら High のビ ッ ト 遷移を検出
• LUT4 ベース のデバ イ ス で ス ラ イ ス ご と に最大 1 ビ ッ ト ま で比較 • LUT6 ベース のデバ イ ス で ス ラ イ ス ご と に最大 4 ビ ッ ト ま で比較 1 つの ト リ ガーポー ト に接続 さ れたすべての比較ユニ ッ ト は、 すべて同一 タ イ プ と な り ます。 表 1-3 : ILA コ アの ト リ ガー機能 (続き) 機能 説明
ChipScope Pro コ アの概要 イ ベン ト カ ウ ン タ ーの比較演算子 の選択 ト リ ガー ポー ト のすべての比較ユニ ッ ト は、 イ ベン ト カ ウ ン タ ー と 共に コ ン フ ィ ギ ュ レーシ ョ ンで き 、 カ ウ ン タ ーのサ イ ズは 1 ～ 32 ビ ッ ト で選 択可能です。 こ のカ ウ ン タ ーは、 次の方法で イ ベン ト を カ ウ ン ト す る よ う に、 動作時に コ ン フ ィ ギ ュ レーシ ョ ンで き ます。 • 厳密に n 回 • 厳密に n 回の連続的ま たは非連続的な イ ベン ト が発生す る と き のみ一致 • 最低 n 回発生 し た場合のみ • 最低 n 回の連続的ま たは非連続的な イ ベン ト が発生す る と 一致 し 、 アサー ト を保持 • 最低 n 回連続的に発生 し た場合のみ • n 回の連続的な イ ベン ト が発生す る と 一致 し 、 比較演算子を満た さ な く な る ま でアサー ト を保持 ト リ ガー出力 ポー ト オプシ ョ ンの ト リ ガー出力ポー ト を使用する と 、ILA コ アの内部 ト リ ガー 条件にア ク セ ス で き ます。 こ の信号は、出力ピ ンに接続す る こ と に よ っ て、 外部テ ス ト 装置用の ト リ ガー と し て使用で き ます。 内部 ロ ジ ッ ク の割 り 込みま たは ト リ ガー と し て、ま たは複数の ILA コ アの カ ス ケー ド 接続用に も 使用可能です。 ILA の ト リ ガー出力ポー ト には、10 ク ロ ッ ク サ イ ク ルの レ イ テ ン シがあ り ます。 ト リ ガー出力の レベル/パルスお よ びア ク テ ィ ブ エ ッ ジ (High ま たは Low) は、 動作時に制御で き ます。
a. LUT4 ベース のデバ イ スフ ァ ミ リ には、Spartan-3、Spartan-3E、Spartan-3A、Spartan-3A DSP、 お よ び
Virtex-4 FPGA が含 ま れ ま す。
b. LUT6 ベース のデバ イ スフ ァ ミ リ には、Zynq™-7000、Virtex-5、Virtex-6、Spartan-6、Artix™-7、
Kintex-7、 お よ び Virtex-7 FPGA が含ま れ ます。
表 1-3 : ILA コ アの ト リ ガー機能 (続き)
第 1 章 : 概要 複数の ト リ ガーポー ト の使用 デザ イ ンで異な る タ イ プの信号ま たはバ ス を監視で き る よ う にす る には、複数の ト リ ガーポー ト が 必要 と な り ます。 た と えば、 デザ イ ンで制御、 ア ド レ ス、 お よ びデー タ 信号を含む内部シ ス テ ムバ ス を使用 し てい る 場合、 こ れ ら にそれぞれ ト リ ガーポー ト を割 り 当てて、 各信号グループを監視で き ます (図 1-3)。 こ れ ら の信号お よ びバ ス を 1 つの ト リ ガーポー ト に接続す る 場合は、 ア ド レ ス バ ス が指定 さ れた 範囲内にあ る かを確認 し てい る 間に CE、WE、 お よ び OE 信号の各ビ ッ ト 遷移を監視す る こ と はで き ません。 さ ま ざ ま な タ イ プの比較ユニ ッ ト か ら 選択可能であ る ため、 最低限の リ ソ ース を使用 し なが ら 、 必要な ト リ ガー向けに ILA コ ア を カ ス タ マ イ ズで き ます。
X-Ref Target - Figure 1-3
図 1-3 : ILA コ アの接続例 ẚ㍑䝴䝙䝑䝖㻌㻹㻜 㻔㻮㼍㼟㼕㼏㻌㼣㻛㼑㼐㼓㼑㼟㻕㻌 ẚ㍑䝴䝙䝑䝖㻌㻹㻝 㻔㻮㼍㼟㼕㼏㻌㼣㻛㼑㼐㼓㼑㼟㻕 ẚ㍑䝴䝙䝑䝖㻌㻹㻞 㻔㻮㼍㼟㼕㼏㻕 ẚ㍑䝴䝙䝑䝖㻌㻹㻟 㻔㻮㼍㼟㼕㼏㻕 ẚ㍑䝴䝙䝑䝖㻌㻹㻠 㻔㻾㼍㼚㼓㼑㻕 ẚ㍑䝴䝙䝑䝖㻌㻹㻡 㻔㻮㼍㼟㼕㼏㻌㼣㻛㼑㼐㼓㼑㼟㻕 䝖䝸䜺䞊 ᮲௳ 䝇䝖䝺䞊䝆 ᚲせ᮲௳ 䝕䞊䝍 䜻䝱䝥䝏䝱 ไᚚ 䝕䞊䝍 䜻䝱䝥䝏䝱 䝯䝰䝸 㼀㻾㻵㻳㻜 㼀㻾㻵㻳㼋㻻㼁㼀 㼀㻾㻵㻳㻝 㼀㻾㻵㻳㻞 㼀㻾㻵㻳㻟 㻵㻸㻭㻌䝁䜰 䜚㎸䜏 䜽䝻䝑䜽 㻯㻱䚸㼃㻱䚸㻻㻱 䜰䝗䝺䝇 䝕䞊䝍 ㏣ຍ䝖䝸䜺䞊 㻟 㻞㻠 㻟㻞 㻝 㻢㻜 㼕㼘㼍㼋㼜㼞㼛㼋㼏㼛㼚㼚㼑㼏㼠㼕㼛㼚㼋㼑㼤㼍㼙㼜㼘㼑㼋㻜㻣㻜㻣㻜㻠 㼚
ChipScope Pro コ アの概要 ト リ ガー条件およびス ト レージ必要条件の使用 ILA コ アでは、 ト リ ガーお よ びス ト レージ必要条件 ロ ジ ッ ク の両方が イ ンプ リ メ ン ト さ れます。 ト リ ガー条件は、 コ アの ト リ ガーポー ト に接続 さ れてい る 比較ユニ ッ ト コ ンパ レ ー タ で検出 さ れ る イ ベン ト のブール式ま たはシーケ ン シ ャ ルな組み合わせです。 ト リ ガー条件は、 デー タキ ャ プチ ャ ウ ィ ン ド ウ で明確な開始点を示すために使用 さ れ、 デー タ キ ャ プチ ャ ウ ィ ン ド ウ の開始点、 終了 点、 あ る いは任意の位置に指定で き ます。 同様に、 ス ト レージ必要条件 も 、 コ アの ト リ ガーポー ト に接続 さ れてい る 比較ユニ ッ ト コ ンパレー タ ーで検出 さ れ る イ ベン ト のブール式組み合わせです。 ただ し 、 こ の条件は、 個別のデー タサンプ ルを キ ャ プチ ャ お よ び格納す る かを決定す る ために、 ト リ ガーポー ト の比較ユニ ッ ト の イ ベン ト を 評価す る 点で ト リ ガー条件 と 異な り ま す。 ト リ ガー条件お よ び ス ト レ ージ必要条件を共に使用 し 、 キ ャ プチ ャ プ ロ セ ス の開始時 と キ ャ プチ ャ する デー タ を決定で き ます。 16 ページの図 1-3に示す ILA コ アの例では、 次が実行 さ れます。 • Address = 0xFF0000 への最初の メ モ リ 書 き 込みサ イ ク ル (CE = 立ち上が り エ ッ ジ、WE = 1、 OE = 0) で ト リ ガー • デー タ 値が 0x00000000 ～ 0x1000FFFF の間の場合に、Address = 0x23AACC か ら の メ モ リ 読み出 し サ イ ク ル (CE = 立ち上が り エ ッ ジ、WE = 0、OE = 1) のみを キ ャ プチ ャ こ れ ら の条件を正 し く イ ンプ リ メ ン ト す る には、TRIG0 お よ び TRIG1 ト リ ガーポー ト の両方にそ れぞれ比較ユニ ッ ト 2 個 (ト リ ガー条件用 1 個 と ス ト レージ必要条件用 1 個) が接続 さ れてい る こ と を確認す る 必要があ り ます。 次に、 ト リ ガーお よ びス ト レージ必要条件の設定方法 と それ ら の条 件を満たすための各比較ユニ ッ ト の設定方法を示 し ます。 • ト リ ガー条件 = M0 && M2 • M0[2:0] = CE、WE、OE = “R01” (R は立ち上が り エ ッ ジ を示す) • M2[23:0] = ア ド レ ス = “FF0000” • ス ト レージ必要条件 = M1 && M3 && M4 • M1[2:0] = CE、WE、OE = “R10” (R は立ち上が り エ ッ ジ を示す) • M3[23:0] = ア ド レ ス = “23AACC” • M4[31:0] = デー タ = 範囲は 0x00000000 ～ 0x1000FFFF ILA コ アの ト リ ガーお よ びス ト レージ必要条件を設定す る こ と に よ り 、 オンチ ッ プ メ モ リ リ ソ ー ス を浪費せずに、 必要な情報のみを正確に検索 し 、 キ ャ プチ ャ で き ます。
ILA
ト リ ガー出力ロ ジ ッ ク
ILA コ アでは TRIG_OUT と 呼ばれ る ト リ ガー出力ポー ト が イ ンプ リ メ ン ト さ れます。TRIG_OUT
ポー ト は、ChipScope Pro Analyzer を使用 し て動作時に設定 さ れ る ト リ ガー条件の出力です。 ト リ ガー出力の レベル/パルスお よ びア ク テ ィ ブエ ッ ジ (High ま たは Low) も 、 動作時に制御で き ます。 入力 ト リ ガーポー ト に対す る TRIG_OUT の レ イ テ ン シは、10 ク ロ ッ クサ イ ク ルです。 TRIG_OUT ポー ト は非常に柔軟性があ り 、 多用途に使用で き ます。 こ のポー ト をデバ イ ス ピ ンに 接続 し 、 オシ ロ ス コ ープお よ び ロ ジ ッ ク アナ ラ イ ザーな ど の外部テ ス ト 装置を ト リ ガーで き ます。 ま た、 デバ イ ス に組み込 ま れた PowerPC™ ま たは MicroBlaze™ プ ロ セ ッ サの割 り 込み ラ イ ン に 接続す る と 、 ソ フ ト ウ ェ ア イ ベン ト を発生 さ せる こ と がで き ます。 さ ら に、 別の コ アの ト リ ガー入 力ポー ト に接続す る と 、 オンチ ッ プデバ ッ グ ソ リ ュ ーシ ョ ンの ト リ ガーお よ びデー タ キ ャ プチ ャ 機能を拡張で き ます。
第 1 章 : 概要
ILA
デー タ
キ ャ プ チ ャ
ロ ジ ッ ク
各 ILA コ アは、 オンチ ッ プブ ロ ッ ク RAM リ ソ ース を使用 し て、 デザ イ ンに含まれ る その他すべ ての コ アか ら 独立 し てデー タ を キ ャ プチ ャ で き ます。 ま た、[Window] ま たは [N Samples] のいず れかのキ ャ プチ ャモー ド でデー タ を キ ャ プチ ャ で き ます。 [Window] キ ャ プ チ ャ モー ド こ のモー ド では、 サン プルバ ッ フ ァ ーを 1 つま たは複数の等サ イ ズのサ ンプル ウ ィ ン ド ウ に分割 で き ます。 こ のモー ド の場合、1 つの ト リ ガー条件 イ ベン ト (個々の ト リ ガー比較ユニ ッ ト イ ベン ト のブール式組み合わせ) を使用 し て、 サンプルウ ィ ン ド ウ を満たすのに十分なデー タ が収集 さ れ ます。 サンプルウ ィ ン ド ウ の ワー ド 数が 131,072 サンプルま での 2 のべ き 乗の場合、ト リ ガー位置はサン プルウ ィ ン ド ウ の開始点 (最初に ト リ ガー し てか ら デー タ を収集)、 終了点 (ト リ ガー イ ベン ト ま で デー タ を収集)、 ま たはそれ ら 2 点間の任意の位置に設定で き ます。 ウ ィ ン ド ウ の ワ ー ド 数が 2 のべ き 乗以外の場合、 ト リ ガー位置はサンプルウ ィ ン ド ウ の開始位置に のみ設定で き ます。 サンプルウ ィ ン ド ウ が満た さ れ る と 、ILA コ アで ト リ ガー条件が自動的に再設定 さ れ、 ト リ ガー条 件 イ ベン ト が継続 し て監視 さ れ ま す。 こ のプ ロ セ ス は、 サ ン プルバ ッ フ ァ ーのすべてのサン プル ウ ィ ン ド ウ が満た さ れ る か、 ユーザーが ILA コ ア を停止す る ま で繰 り 返 さ れます。 [N Samples] キ ャ プ チ ャ モー ド こ のモー ド は、 ウ ィ ン ド ウ キ ャ プチ ャモー ド と 類似 し てい ますが、 次の 2 点が異な り ます。 • ウ ィ ン ド ウ ご と のサンプル数は、1 ～ （サ ンプルバ ッ フ ァ ーサ イ ズ - 1）の範囲で、 任意の整 数 N に設定可能 • ト リ ガー位置は常に ウ ィ ン ド ウ の位置 0 に設定 こ のモー ド は、 キ ャ プチ ャ ス ト レ ージ リ ソ ース を浪費せずに、 各 ト リ ガーで必要なサ ン プル数の みを キ ャ プチ ャ す る 場合に役立ち ます。 ト リ ガーマー ク ト リ ガーイ ベン ト と 一致す る サ ンプル ウ ィ ン ド ウ内のデー タサンプルには、 ト リ ガーマー ク が付 け ら れ ま す。 こ の ト リ ガ ーマ ー ク に よ っ て、 ウ ィ ン ド ウ 内 の ト リ ガ ー 位置 が Chipscope Pro Analyzer に伝え ら れます。ト リ ガーマー ク は、サンプルバ ッ フ ァ ー内の 1 サンプルに対 し て 1 ビ ッ ト を使用 し ます。 デー タ ポー ト ト リ ガー機能を実行す る ト リ ガーポー ト と は別のポー ト 上のデー タ を キ ャ プチ ャ で き ます。 こ の機 能は、 コ アの ト リ ガーに使用 さ れ る 情報 と 同 じ 情報のキ ャ プチ ャ お よ び確認が有用ではな く 、 キ ャ プチ ャ す る デー タ 量を比較的少ない量に制限す る 際に役立ち ます。 ただ し 、 通常は、 コ アの ト リ ガーに使用 さ れ る デー タ と 同一デー タ のキ ャ プチ ャ お よ び確認が有用 です。 こ の よ う な場合、 デー タ が 1 つま たは複数の ト リ ガーポー ト で構成 さ れ る よ う に選択で き ま す。 こ の機能に よ り 、キ ャ プチ ャ に必要な ト リ ガー情報を選択で き る 柔軟性を活用 し なが ら 、 リ ソ ー ス を節約で き ます。ChipScope Pro コ アの概要
ILA
制御お よびス テー タ ス
ロ ジ ッ ク
ILA コ アには、コ アの通常動作を維持す る ために使用す る 制御お よ びス テー タ ス ロ ジ ッ ク が少数含 まれます。ILA コ ア を適切に認識 し 、 通信す る のに必要なすべての ロ ジ ッ ク が制御お よ びス テー タ ス ロ ジ ッ ク に よ っ て イ ンプ リ メ ン ト さ れます。VIO
コ ア
VIO （Virtual Input/Output) は、 内部 FPGA 信号を即時に監視お よ び駆動で き る カ ス タ マ イ ズ可能 な コ アです。ILA コ ア と は違い、 オンチ ッ プ RAM やオ フチ ッ プ RAM は必要あ り ません。VIO コ アでは、 次の 4 種類の信号が使用で き ます。
• 非同期入力
• JTAG ケーブルか ら 駆動 さ れ る JTAG ク ロ ッ ク 信号を使用 し てサンプ リ ン グ さ れます。
• 入力値は定期的に読み戻 さ れ、ChipScope Pro Analyzer で表示 さ れます。
• 同期入力
• デザ イ ン ク ロ ッ ク を使用 し てサ ンプ リ ン グ さ れます。
• 入力値は定期的に読み戻 さ れ、ChipScope Pro Analyzer に表示 さ れます。
• 非同期出力
• ChipScope Pro Analyzer で定義す る 信号で、 コ アか ら 周 り のデザ イ ンへ出力 さ れます。
• 各非同期出力には、 論理値 0 ま たは 1 を定義で き ます。
• 同期出力
• ChipScope Pro Analyzer で定義す る 信号で、デザ イ ン ク ロ ッ ク に同期 し てお り 、 コ アか ら 周辺デザ イ ンへ出力 さ れます。
• 各同期出力には、 論理値 1 ま たは 0 を定義で き ます。 ま た、1 お よ び 0 の 16 ク ロ ッ クサ イ ク ル分のパルス列 も 定義で き ます。
ア ク テ ィ ビ テ ィ 検出器
VIO コ ア入力には、 入力の遷移を キ ャ プチ ャ す る ためのセルが別に あ り ます。 デザ イ ン ク ロ ッ ク が ChipScope Pro Analyzer のサンプル周期 よ り も 速い こ と がほ と ん ど なので、連続す る サンプル間 で信号の遷移 を 何度 も 監視で き ま す。 ア ク テ ィ ビ テ ィ 検出器は こ の動作 を 検出 し 、 結果 と 値 を
ChipScope Pro Analyzer に表示 し ます。
同期入力の場合は、 非同期 イ ベン ト と 同期 イ ベン ト を監視す る ア ク テ ィ ビ テ ィ セルが使用 さ れ ま す。 こ の機能は、 同期信号上でのグ リ ッ チや同期遷移を検出す る 場合に も 使用で き ます。
パルス列
VIO の同期出力すべてに、 ス タ テ ィ ッ ク 1、 ス タ テ ィ ッ ク 0、 ま たは連続す る 値のパルス 列を出力 す る 機能があ り ます。 パルス列 と は、 連続 し たデザ イ ン ク ロ ッ ク サ イ ク ルで コ アか ら 駆動 さ れ る 、 16 ク ロ ッ ク サ イ ク ル分の 1 お よ び 0 のシーケ ン ス です。 パル ス列シーケ ン ス は、ChipScope Pro Analyzer で定義 さ れ、 コ アに読み込まれた後 1 度だけ実行 さ れます。第 1 章 : 概要
ATC2
コ ア
ATC2 (Agilent Trace Core 2) は、 カ ス タ マ イ ズ可能なデバ ッ グ キ ャ プチ ャ コ アで、 最新のアジ レ ン ト テ ク ノ ロ ジー社 ロ ジ ッ ク アナ ラ イ ザー と 機能する よ う に設計 さ れてい ます。ATC2 コ アでは、 外部のア ジ レ ン ト テ ク ノ ロ ジー社 ロ ジ ッ ク アナ ラ イ ザーに よ り FPGA デザ イ ン内部のネ ッ ト へア ク セ ス で き ます (図 1-4)。
ATC2
コ アのデー タ
パスについて
ATC2 コ アのデー タパ ス は、 次で構成 さ れてい ます。 • ユーザー FPGA デザ イ ンに接続 さ れ る 、 実行時に選択可能な最大 64 個の入力信号バン ク • ア ジ レ ン ト テ ク ノ ロ ジー社 ロ ジ ッ ク アナ ラ イ ザーのプ ロ ーブ コ ネ ク タ に接続 さ れ る 最大 64 個の出力デー タ ピ ン • オプシ ョ ンで信号バン ク の幅を 64 か ら 2倍の 128 ビ ッ ト にす る 2x TDM (時分割多重) を各出 力デー タ ピ ンで使用可能 • 非同期 タ イ ミ ン グお よ び同期ス テー ト キ ャ プチ ャ モー ド を共にサポー ト • それぞれの出力デー タ ピ ンに対 し て、 有効な I/O 規格、 駆動電流、 お よ び出力ス ルー レー ト を サポー ト • ア ジ レ ン ト テ ク ノ ロ ジー社のプ ロ ーブ接続技術をサポー ト [210 ページの リ フ ァ レ ン ス 25 を 参照] 動作時に使用可能なデー タプ ロ ーブポ イ ン ト の最大数は、 次の式で求め ら れます。 (64 デー タポー ト) * (デー タ ポー ト ご と に 64 ビ ッ ト) * (2x TDM) = 8192 プ ロ ーブポ イ ン トATC2
コ アのデー タ
キ ャ プ チ ャ およ び実行時の制御
外部の ア ジ レ ン ト テ ク ノ ロ ジー社 ロ ジ ッ ク アナ ラ イ ザーを使用 し 、ATC2 コ ア を通過す る デー タ を ト リ ガーお よ びキ ャ プチ ャ し ま す。 こ れに よ り 、 ア ジ レ ン ト テ ク ノ ロ ジー社 ロ ジ ッ ク アナ ラ イ ザーの複雑な ト リ ガー、 ワ ー ド 数の多い ト レ ース メ モ リ 、 お よ びシ ス テ ム レ ベルのデー タ 相関機 能を十分に活用で き 、 同時に ATC2 コ アが示す内部デザ イ ン ノ ー ド が よ り わか り やす く な り ます。 ま た、 ア ジ レ ン ト テ ク ノ ロ ジー社 ロ ジ ッ ク アナ ラ イ ザーは、JTAG ポー ト 接続を介 し て ATC2 コ ア と 通信す る こ と に よ っ て、 動作時にア ク テ ィ ブデー タ ポー ト 選択を制御す る 場合に も 使用 さ れ ます (図 1-4)。X-Ref Target - Figure 1-4
図 1-4 : ATC2 コ アおよびシ ステムブ ロ ッ ク 図 㻝㻌䡚㻌㻌㻟㻞㻌ಶ䛾䝞䞁䜽 㻝㼤㻌䜎䛯䛿㻌㻞㼤㻌㼀㻰㻹 䝥䝻䞊䝤 䝁䝛䜽䝍 㻵㻯㻻㻺㻌䝁䜰 㻭㼀㻯㻞㻌䝁䜰 㻲㻼㻳㻭 㻼㻯㻮 䝴䞊䝄䞊 䝕䝄䜲䞁 㻞㻡㻢 㻞㻡㻢 㻞㻡㻢 㻢㻠 㻞㻡㻢 㻶㼀㻭㻳㻌䜿䞊䝤䝹 㻶㼀㻭㻳 㻭㼓㼕㼘㼑㼚㼠㻌䝻䝆䝑䜽㻌䜰䝘䝷䜲䝄䞊 㻸㻼㼀㻌䜎䛯䛿㻌㼁㻿㻮 䝥䝻䞊䝤 㼁㻳㻜㻞㻥㼋㼍㼠㼏㻞㼋㼎㼘㼛㼏㼗㼋㼐㼕㼍㼓㼞㼍㼙㼋㻜㻞㻝㻢㻝㻜
ChipScope Pro コ アの概要
IBERT
コ ア
IBERT コ アには、 制御、 監視、 ト ラ ン シーバーパ ラ メ ー タ ーの変更、 お よ びビ ッ ト エ ラ ー比率テ ス ト を実行す る すべての ロ ジ ッ ク が含まれてい ます。IBERT コ アには、主に 3 つの コ ン ポーネ ン ト があ り ます。 • BERT ロ ジ ッ ク • BERT ロ ジ ッ ク は ト ラ ン シーバーコ ンポーネ ン ト を イ ン ス タ ン シエー ト し 、パ タ ーン ジ ェ ネ レー タ ーお よ びチ ェ ッ カーを含んでい ます。単純な ク ロ ッ ク タ イ プパ タ ーンか ら PRBS パ タ ーンやフ レーム付 き カ ウ ン タ ーパ タ ーン ま で さ ま ざ ま なパ タ ーン を使用で き ます。 • ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ンポー ト (DRP) ロ ジ ッ ク • 各 ト ラ ン シーバーには、 ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ン ポー ト (DRP) があ り 、 ト ラ ン シーバーの属性を シ ス テ ム で変更で き ます。 すべての属性お よ び DRP ア ド レ ス は IBERT コ アで読み出 し/書き 込み可能です。各 ト ラ ン シーバーの DRP は個別にア ク セ ス で き ます。 • 制御お よ びス テー タ ス ロ ジ ッ ク • IBERT コ アの操作を管理 し ます。IBERT
デザイ ン
フ ロー
IBERT は内蔵型デザ イ ン の た め、 デザ イ ン フ ロ ーは非常に単純です。ChipScope IBERT Core Generator を使用 し て Virtex-5 デバ イ ス向けの IBERT コ アデザ イ ン を生成す る と 、 デザ イ ンデ ィ レ ク ト リ お よ び BIT フ ァ イ ル名が指定 さ れ、 オプシ ョ ンが選択 さ れ、 ビ ッ ト ス ト リ ーム生成を含む イ ンプ リ メ ン テーシ ョ ンフ ローすべてが ワ ン ス テ ッ プで実行 さ れます。
Virtex-7、Kintex-7、Virtex-6、 お よ び Spartan-6 デバ イ ス の IBERT コ アデザ イ ン を生成す る デザ イ ンフ ローは、 ザ イ リ ン ク ス CORE Generator を使用する と い う 点を除き 類似 し てい ます。 主な違 いは、デザ イ ンデ ィ レ ク ト リ と デバ イ ス情報がザ イ リ ン ク ス の CORE Generator プ ロ ジ ェ ク ト で指 定 さ れ る と い う 点です。 両方の場合で、IBERT コ アのデザ イ ン BIT フ ァ イ ルを生成す る ために別 のザ イ リ ン ク スツールを実行す る 必要はあ り ません。
IBERT
の機能
IBERT コ アの機能は、タ ーゲ ッ ト にす る FPGA デバ イ ス のアーキテ ク チ ャ に よ っ て異な り ます。サ ポー ト さ れ る MGT 機能は、 次の と お り です。• Virtex-5 FPGA GTX ト ラ ン シーバー用 IBERT v2.0 コ ア (23 ページの表 1-4)
• 差動ス イ ン グ、 エン フ ァ シ ス、RX イ コ ラ イ ゼーシ ョ ン、 お よ び DFE を含む PMA の完全 制御 • 実行時に ラ イ ン レー ト を変更可能 • ループバ ッ ク を含む制限付 き PCS サポー ト (8b/10b エン コー ド 、 ク ロ ッ ク コ レ ク シ ョ ン、 お よ びチ ャ ネルボ ンデ ィ ン グはサポー ト さ れてい ません。) • 40 ビ ッ ト の フ ァ ブ リ ッ ク デー タ 幅 (4 バ イ ト モー ド)
• Virtex-6 FPGA GTX ト ラ ン シーバー用 IBERT v2.0 コ ア (25 ページの表 1-6)
• 差動ス イ ン グ、 エン フ ァ シ ス、RX イ コ ラ イ ゼーシ ョ ン、 お よ び DFE を含む PMA の完全 制御
• 実行時に ラ イ ン レー ト を変更可能
第 1 章 : 概要
• ループバ ッ ク を含む制限付 き PCS サポー ト 。 パ タ ーンエン コ ー ド 、 ク ロ ッ ク コ レ ク シ ョ ン、 お よ びチ ャ ネルボ ンデ ィ ン グはサポー ト さ れてい ません。
• Virtex-6 FPGA GTH ト ラ ン シーバー用 IBERT v2.0 コ ア (26 ページの表 1-7)
• 差動ス イ ン グ、 エン フ ァ シ ス、RX イ コ ラ イ ゼーシ ョ ン、 お よ び DFE を含む PMA の完全 制御 • 生成時に リ フ ァ レ ン ス ク ロ ッ ク ソ ース を設定可能 • ループバ ッ ク を含む制限付 き PCS サポー ト 。 パ タ ーンエン コ ー ド 、 ク ロ ッ ク コ レ ク シ ョ ン、 お よ びチ ャ ネルボ ンデ ィ ン グはサポー ト さ れてい ません。 • TX 差動ス ウ ィ ン グ • TX プ リ エン フ ァ シ スお よ びポ ス ト エン フ ァ シ ス
• Spartan-6 FPGA GTP ト ラ ン シーバー用 IBERT v2.0 コ ア (27 ページの表 1-8)
• 差動ス イ ン グ、 エン フ ァ シ ス、RX イ コ ラ イ ゼーシ ョ ン、 お よ び DFE を含む PMA の完全 制御 • 実行時に ラ イ ン レー ト を変更可能 • 生成時に リ フ ァ レ ン ス ク ロ ッ ク ソ ース を設定可能 • ループバ ッ ク を含む制限付 き PCS サポー ト 。 パ タ ーンエン コ ー ド 、 ク ロ ッ ク コ レ ク シ ョ ン、 お よ びチ ャ ネルボ ンデ ィ ン グはサポー ト さ れてい ません。 • TX 差動ス ウ ィ ン グ • TX プ リ エン フ ァ シ ス
• 7 シ リ ーズ FPGA GTX ト ラ ン シーバー用 IBERT v2.02a コ ア (27 ページの表 1-8) • 差動ス イ ン グお よ びエン フ ァ シ ス を含む PMA 制御
• 生成時に ラ イ ン レー ト を変更可能
• 生成時に リ フ ァ レ ン ス ク ロ ッ ク ソ ース を設定可能
• ループバ ッ ク を含む制限付 き PCS サポー ト 。 パ タ ーンエン コ ー ド 、 ク ロ ッ ク コ レ ク シ ョ ン、 お よ びチ ャ ネルボ ンデ ィ ン グはサポー ト さ れてい ません。
• 7 シ リ ーズ FPGA GTH ト ラ ン シーバー用 IBERT v2.00a コ ア (28 ページの表 1-9) • 差動ス イ ン グお よ びエン フ ァ シ ス を含む PMA 制御
• 生成時に ラ イ ン レー ト を変更可能
• 生成時に リ フ ァ レ ン ス ク ロ ッ ク ソ ース を設定可能
• ループバ ッ ク を含む制限付 き PCS サポー ト 。 パ タ ーンエン コ ー ド 、 ク ロ ッ ク コ レ ク シ ョ ン、 お よ びチ ャ ネルボ ンデ ィ ン グはサポー ト さ れてい ません。
ChipScope Pro コ アの概要
表 1-4 : Virtex-5 FPGA GTP および GTX ト ラ ン シーバー用 IBERT v1.0 コ ア
機能 説明 複 数 の マ ル チ ギ ガ ビ ッ ト ト ラ ン シーバー デザ イ ンに最大 8 個の ト ラ ン シーバーを選択可能 パ タ ーンジ ェ ネ レー タ ー 選択 し た ト ラ ン シーバーご と に 1 つのパ タ ーン ジ ェ ネ レー タ ーが 使用 さ れます。 基本的なパ タ ーン ジ ェ ネ レー タ ーを選択する 場合 は、PRBS (Pseudo Random Bit Sequence) 7 ビ ッ ト 、PRBS 23 ビ ッ
ト 、PRBS 31 ビ ッ ト 、お よ びユーザー定義のパ タ ーンが使用 さ れま す。 完全なパ タ ーン ジ ェ ネ レー タ ーを選択する 場合は、 上述のパ タ ーンに加え て、 代替 PRBS 7 ビ ッ ト 、PRBS 9 ビ ッ ト 、PRBS 11 ビ ッ ト 、PRBS 15 ビ ッ ト 、PRBS 20 ビ ッ ト 、PRBS 29 ビ ッ ト 、 フ レーム付き カ ウ ン タ ー、 お よ びア イ ド ルパ タ ーンが使用 さ れます。 すべての ト ラ ン シーバーで使用可能なパ タ ーン セ ッ ト は コ ンパ イ ル時に一度選択 さ れ る のに対 し 、 そのセ ッ ト の特定のパ タ ーンは実 行時に各 ト ラ ン シーバーで個別に選択で き ます。 パ タ ーンチ ェ ッ カー 選択 し た ト ラ ン シーバーご と に 1 つのパ タ ーン チ ェ ッ カーが使用 さ れます。 同 じ パ タ ーン セ ッ ト をパ タ ーン ジ ェ ネ レー タ ー と し て 使用で き ます。 パ タ ーンは、 ラ ン タ イ ム時に各 ト ラ ン シーバーでそ れぞれ選択で き ます。 フ ァ ブ リ ッ ク 幅 GTP ト ラ ン シーバーに対す る FPGA フ ァ ブ リ ッ ク の イ ン タ ーフ ェ イ ス は、2 バ イ ト モー ド で固定 さ れてい ます。GTX ト ラ ン シーバー に対する FPGA フ ァ ブ リ ッ ク の イ ン タ ーフ ェ イ スは、4 バ イ ト モー ド で固定 さ れてい ます。 BERT パ ラ メ ー タ ー 受信 し た エ ラ ー を含む ビ ッ ト 数お よ び受信 し た ワ ー ド 数の合計が 即時に集計 さ れて ChipScope Pro Analyzer で読み出 さ れます。
極性 各 ト ラ ン シーバーの TX ま たは RX 側の極性を実行時に変更で き ます。 8b/10b エン コー ド/ デ コ ー ド のサポー ト 8b/10b エン コー ド/デコー ド は、 デュ アル ト ラ ン シーバー (GTP_ DUAL ま たは GTX_DUAL タ イ ル) ご と に実行時に イ ネーブルにで き ます。TX エン コー ド および RX デコー ド が同時に選択 さ れます。 注記 : 8B/10B エン コ ー ド/デ コ ー ド が イ ネーブルの場合は、 フ レー ム付き カ ウ ン タ ーパ タ ーンお よ びア イ ド ル パ タ ーンのみを使用で き ます。 リ セ ッ ト 各 ト ラ ン シーバーの BER カ ウ ン タ ーを個別に リ セ ッ ト で き ます。 すべての ト ラ ン シーバーお よ び BER カ ウ ン タ ーを一度に リ セ ッ ト する グ ロ ーバル リ セ ッ ト も 使用で き ます。 リ ン ク お よ び ロ ッ ク ス テー タ ス 各 ト ラ ン シーバーの リ ン ク 、DCM、お よ び PLL ロ ッ ク ス テー タ ス を集め ます。 DRP 読み出 し 各 ト ラ ン シーバーのダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ン ポー ト (DRP) の コ ン テ ン ツ を個別に読み出す こ と がで き ます。 DRP 書 き 込み 各 ト ラ ン シーバーの DRP の コ ン テ ン ツ を実行時にシ ン グル ビ ッ ト 精度で変更で き ます。 ス テー タ ス コ ア全体のダ イ ナ ミ ッ ク ス テー タ ス 情報を実行時に読み出す こ と がで き ます。
第 1 章 : 概要
表 1-5 : Virtex-5 FPGA GTX ト ラ ン シーバー用 IBERT v2.0 コ ア
機能 説明 複数の GTX ト ラ ン シーバー デザ イ ンに最大 8 個の ト ラ ン シーバーを選択可能 パ タ ーンジ ェ ネ レー タ ー 選択 し た GTX ト ラ ン シーバーご と に 1 つのパ タ ーン ジ ェ ネ レー タ ーが使用 さ れます。 使用で き る パ タ ーンは、PRBS 7 ビ ッ ト 、 PRBS 15 ビ ッ ト 、PRBS 23 ビ ッ ト 、PRBS 31 ビ ッ ト 、Clk 2x、 お よ び Clk 10x パ タ ーンです。 各 GTX ト ラ ン シーバーに対 し て、 任 意のパ タ ーン を実行時に選択で き ます。 パ タ ーンチ ェ ッ カー 選択 し た GTX ト ラ ン シーバーご と に 1 つのパ タ ーン チ ェ ッ カー が使用 さ れます。 同 じ パ タ ーン セ ッ ト をパ タ ーン ジ ェ ネ レー タ ー と し て使用で き ます。 パ タ ーンは、 ラ ン タ イ ム時に各 GTX ト ラ ン シーバーでそれぞれ選択で き ます。 フ ァ ブ リ ッ ク 幅 GTX_DUAL タ イ ルへの FPGA フ ァ ブ リ ッ ク イ ン タ ーフ ェ イ ス は、32 ま たは 40 ビ ッ ト 幅にで き 、 生成時に選択で き ます。 BERT パ ラ メ ー タ ー 受信 し た エ ラ ー を含む ビ ッ ト 数お よ び受信 し た ワ ー ド 数の合計が 即時に集計 さ れて ChipScope Pro Analyzer で読み出 さ れます。 極性 各 GTX ト ラ ン シーバーの TX ま たは RX 側の極性を実行時に変更 で き ます。 リ セ ッ ト 各 GTX ト ラ ン シーバーお よ びその BER カ ウ ン タ ーを個別に リ セ ッ ト で き ます。PLL を含む MGT 全体を リ セ ッ ト する リ セ ッ ト も あ り ます。 リ ン ク お よ び ロ ッ ク ス テー タ ス 各 GTX ト ラ ン シーバーの リ ン ク 、DCM、 お よ び PLL ロ ッ ク ス テー タ ス を集め ます。 DRP 読み出 し 各 GTX ト ラ ン シーバーのダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ンポー ト (DRP) の コ ン テ ン ツ を個別に読み出す こ と がで き ます。 DRP 書 き 込み 各 GTX ト ラ ン シーバーの DRP の コ ン テ ン ツ を実行時にシ ン グル ビ ッ ト 精度で変更で き ます。 ポー ト の読み出 し GTX ト ラ ン シーバーのポー ト を監視する レ ジ ス タ の コ ン テ ン ツ を 個別に読み出す こ と がで き ます。 ポー ト への書 き 込み GTX ト ラ ン シーバーのポー ト を制御する レ ジ ス タ の コ ン テ ン ツ を 実行時に変更で き ます。 ス テー タ ス コ ア全体のダ イ ナ ミ ッ ク ス テー タ ス 情報を実行時に読み出す こ と がで き ます。
ChipScope Pro コ アの概要
表 1-6 : Virtex-6 FPGA GTX ト ラ ン シーバ用 IBERT v2.0 コ ア
機能 説明 複数の GTX ト ラ ン シーバー デザ イ ンに最大 8 個の ト ラ ン シーバーを選択可能 パ タ ーンジ ェ ネ レー タ ー 選択 し た GTX ト ラ ン シーバーご と に 1 つのパ タ ーン ジ ェ ネ レー タ ーが使用 さ れます。 使用で き る パ タ ーンは、PRBS 7 ビ ッ ト 、 PRBS 15 ビ ッ ト 、PRBS 23 ビ ッ ト 、PRBS 31 ビ ッ ト 、Clk 2x、 お よ び Clk 10x パ タ ーンです。 各 GTX ト ラ ン シーバに対 し て、 任意 のパ タ ーン を実行時に選択で き ます。 パ タ ーンチ ェ ッ カー 選択 し た GTX ト ラ ン シーバーご と に 1 つのパ タ ーン チ ェ ッ カー が使用 さ れます。 同 じ パ タ ーン セ ッ ト をパ タ ーン ジ ェ ネ レー タ ー と し て使用で き ます。 パ タ ーンは、 ラ ン タ イ ム時に各 GTX ト ラ ン シーバーでそれぞれ選択で き ます。 フ ァ ブ リ ッ ク 幅 GTX ト ラ ン シーバーへの FPGA フ ァ ブ リ ッ ク イ ン タ ーフ ェ イ ス は、16 ま たは 20 ビ ッ ト 幅にで き 、 生成時に選択で き ます。 BERT パ ラ メ ー タ ー 受信 し た エ ラ ー を含む ビ ッ ト 数お よ び受信 し た ワ ー ド 数の合計が 即時に集計 さ れて ChipScope Pro Analyzer で読み出 さ れます。 極性 各 GTX ト ラ ン シーバーの TX ま たは RX 側の極性を実行時に変更 で き ます。 リ セ ッ ト 各 GTX ト ラ ン シーバーお よ びその BER カ ウ ン タ ーを個別に リ セ ッ ト で き ます。PLL を含む MGT 全体を リ セ ッ ト する リ セ ッ ト も あ り ます。 リ ン ク お よ び ロ ッ ク ス テー タ ス 各 GTX ト ラ ン シーバーの リ ン ク 、DCM、 お よ び PLL ロ ッ ク ス テー タ ス を集め ます。 DRP 読み出 し 各 GTX ト ラ ン シーバーのダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ンポー ト (DRP) の コ ン テ ン ツ を個別に読み出す こ と がで き ます。 DRP 書 き 込み 各 GTX ト ラ ン シーバーの DRP の コ ン テ ン ツ を実行時にシ ン グル ビ ッ ト 精度で変更で き ます。 ポー ト の読み出 し GTX ト ラ ン シーバーのポー ト を監視する レ ジ ス タ の コ ン テ ン ツ を 個別に読み出す こ と がで き ます。 ポー ト への書 き 込み GTX ト ラ ン シーバーのポー ト を制御する レ ジ ス タ の コ ン テ ン ツ を 実行時に変更で き ます。 ス テー タ ス コ ア全体のダ イ ナ ミ ッ ク ス テー タ ス 情報を実行時に読み出す こ と がで き ます。
第 1 章 : 概要
表 1-7 : Virtex-6 FPGA GTH ト ラ ン シーバー用 IBERT v2.0 コ ア
機能 説明 複数の GTH ト ラ ン シーバー デザ イ ンに最大 16 個の ト ラ ン シーバーを選択可能 パ タ ーンジ ェ ネ レー タ ー 選択 し た GTH ト ラ ン シーバーご と に 1 つのパ タ ーン ジ ェ ネ レー タ ー (ク ワ ッ ド ご と に 4 つ) が使用 さ れます。 使用で き る パ タ ーンは、PRBS 7 ビ ッ ト 、PRBS 15 ビ ッ ト 、PRBS 23ビ ッ ト 、PRBS 31 ビ ッ ト 、Clk 2x、 お よ び Clk 10x パ タ ーンです。 各 GTH ト ラ ン シーバーに対 し て、任意のパ タ ーン を実行時に 選択で き ます。 パ タ ーンチ ェ ッ カー 選択 し た GTH ト ラ ン シーバーご と に 1 つのパ タ ーン チ ェ ッ カー (ク ワ ッ ド ご と に 4 つ) が使用 さ れます。 同 じ パ タ ーン セ ッ ト をパ タ ーン ジ ェ ネ レー タ ー と し て使用で き ます。 パ タ ーンは、ラ ン タ イ ム時に各 GTH ト ラ ン シーバーでそれぞれ 選択で き ます。 フ ァ ブ リ ッ ク 幅 GTH QUAD ト ラ ン シーバーへの FPGA フ ァ ブ リ ッ ク イ ン タ ーフ ェ イ ス は、16 ま たは 20 ビ ッ ト 幅にで き 、生成時に選択 で き ます。 BERT パ ラ メ ー タ ー 受信 し たエ ラ ーを含むビ ッ ト 数お よ び受信 し た ワ ー ド 数の合 計が即時に集計 さ れて ChipScope Pro Analyzer で読み出 さ れ ます。 極性 各 GTH ト ラ ン シーバーの TX ま たは RX 側の極性を実行時 に変更で き ます。 リ セ ッ ト 各 GTH ト ラ ン シーバーの BER カ ウ ン タ ーを個別に リ セ ッ ト で き ます。PLL を含む GTH ク ワ ッ ド 全体を リ セ ッ ト す る リ セ ッ ト も あ り ます。 リ ン ク お よ び ロ ッ ク ス テー タ ス 各 GTH ト ラ ン シーバーの リ ン ク 、DCM、 お よび PLL ロ ッ ク ス テー タ ス を集め ます。 DRP 読み出 し 各 GTH ト ラ ン シーバーのダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レー シ ョ ン ポー ト (DRP) の コ ン テ ン ツ を個別に読み出す こ と が で き ます。 DRP 書 き 込み 各 GTH ト ラ ン シーバーの DRP の コ ン テ ン ツ を実行時にシ ン グルビ ッ ト 精度で変更で き ます。 ポー ト の読み出 し GTH ト ラ ン シーバーのポー ト を監視す る レ ジ ス タ の コ ン テ ン ツ を個別に読み出す こ と がで き ます。 ポー ト への書 き 込み GTH ト ラ ン シーバーのポー ト を制御す る レ ジ ス タ の コ ン テ ン ツ を実行時に変更で き ます。 ス テー タ ス コ ア全体のダ イ ナ ミ ッ ク ス テー タ ス情報を実行時に読み出す こ と がで き ます。
ChipScope Pro コ アの概要
表 1-8 : Spartan-6 FPGA GTP ト ラ ン シーバー用 IBERT v2.0 コ ア
機能 説明 複数の GTP ト ラ ン シーバー デザ イ ンに最大 8 個の ト ラ ン シーバーを選択可能 パ タ ーンジ ェ ネ レー タ ー 選択 し た GTP ト ラ ン シーバーご と に 1 つのパ タ ーン ジ ェ ネ レー タ ー (ク ワ ッ ド ご と に 2 つ) が使用 さ れます。 使用で き る パ タ ーンは、PRBS 7 ビ ッ ト 、PRBS 15 ビ ッ ト 、PRBS 23ビ ッ ト 、PRBS 31 ビ ッ ト 、Clk 2x、 お よ び Clk 10x パ タ ーンです。 各 GTP ト ラ ン シーバーに対 し て、任意のパ タ ーン を実行時に 選択で き ます。 パ タ ーンチ ェ ッ カー 選択 し た GTP ト ラ ン シーバーご と に 1 つのパ タ ーン チ ェ ッ カー (デ ュ アルご と に 2 つ) が使用 さ れます。 同 じ パ タ ーン セ ッ ト をパ タ ーン ジ ェ ネ レー タ ー と し て使用で き ます。 パ タ ーンは、 ラ ン タ イ ム時に各 GTP ト ラ ン シーバーでそれぞれ 選択で き ます。 フ ァ ブ リ ッ ク 幅 GTP ト ラ ン シーバーに対す る FPGA の フ ァ ブ リ ッ ク イ ン タ ーフ ェ イ ス幅は 20 ビ ッ ト です。 BERT パ ラ メ ー タ ー 受信 し たエ ラ ーを含むビ ッ ト 数お よ び受信 し た ワ ー ド 数の合 計が即時に集計 さ れて ChipScope Pro Analyzer で読み出 さ れ ます。 極性 各 GTP ト ラ ン シーバーの TX ま たは RX 側の極性を実行時に 変更で き ます。 リ セ ッ ト 各 GTP ト ラ ン シーバーの BER カ ウ ン タ ーを個別に リ セ ッ ト で き ます。PLL を含む GTP ト ラ ン シーバー全体を リ セ ッ ト す る リ セ ッ ト も あ り ます。 リ ン ク お よ び ロ ッ ク ス テー タ ス 各 GTP ト ラ ン シーバーの リ ン ク 、DCM、 お よび PLL ロ ッ ク ス テー タ ス を集め ます。 DRP 読み出 し 各 GTP ト ラ ン シーバーのダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レー シ ョ ン ポー ト (DRP) の コ ン テ ン ツ を個別に読み出す こ と が で き ます。 DRP 書 き 込み 各 GTP ト ラ ン シーバーの DRP の コ ン テ ン ツ を実行時にシ ン グルビ ッ ト 精度で変更で き ます。 ポー ト の読み出 し GTP ト ラ ン シーバーのポー ト を監視す る レ ジ ス タ の コ ン テ ン ツ を個別に読み出す こ と がで き ます。 ポー ト への書 き 込み GTP ト ラ ン シーバーのポー ト を制御す る レ ジ ス タ の コ ン テ ン ツ を実行時に変更で き ます。 ス テー タ ス コ ア全体のダ イ ナ ミ ッ ク ス テー タ ス情報を実行時に読み出す こ と がで き ます。
