XAPP453 「3.3V 信号を使用した Spartan-3 FPGA のコンフィギュレーション」 v1.0 (02/05)

© 2003 Xilinx, Inc. All rights reserved. すべての Xilinx の商標、登録商標、特許、免責条項は、http://www.xilinx.co.jp/legal.htmにリストされています。その他すべての商標 および登録商標は、それぞれの所有者が所有しています。すべての仕様は通知なしに変更される可能性があります。 保証否認の通知 : Xilinx ではデザイン、コード、その他の情報を「現状有姿の状態」で提供しています。この特徴、アプリケーションまたは規格の一実施例としてデザイン、 コード、その他の情報を提供しておりますが、Xilinx はこの実施例が権利侵害のクレームを全く受けないということを表明するものではありません。お客様がご自分で実装 される場合には、必要な権利の許諾を受ける責任があります。Xilinx は、実装の妥当性に関するいかなる保証を行なうものではありません。この保証否認の対象となる保証 には、権利侵害のクレームを受けないことの保証または表明、および市場性や特定の目的に対する適合性についての黙示的な保証も含まれます。

概要

こ のアプ リ ケーシ ョ ン ノ ー ト では、_Spartan™-3 お よ び _{Spartan™-3L FPGA} の _3.3V コ ン フ ィ ギ ュ レー シ ョ ンについて説明 し てい ます。こ こ では、 コ ン フ ィ ギ ュ レーシ ョ ンモー ド 別に完全な接続図を示 し て お り 、 イ ンプ リ メ ン テーシ ョ ンに簡単に利用で き る 便利な ソ リ ュ ーシ ョ ンです。

は じ めに

コ ン フ ィ ギ ュ レーシ ョ ン プ ロ セ ス では、 ビ ッ ト マ ッ プデー タ を コ ン フ ィ ギ ュ レーシ ョ ンポー ト に書 き

込む こ と で、 ユーザー指定のデザ イ ン を使用 し た FPGA を プ ロ グ ラ ム し ます。 Spartan-3 と Spartan-3L フ ァ ミ リ の コ ン フ ィ ギ ュ レーシ ョ ンプ ロ セ ス と コ ン フ ィ ギ ュ レ ーシ ョ ン ポー ト は同 じ です。ポー ト に は、 コ ン フ ィ ギ ュ レ ーシ ョ ン信号が使用 さ れ ます。最 も 単純な イ ン タ ーフ ェ イ ス には、LVCMOS25 を 使用 し た標準 コ ン フ ィ ギ ュ レーシ ョ ン な ど 2.5V ス イ ン グ の信号を使用 し ます。こ の イ ン タ ーフ ェ イ ス では、 使用す る 外部 コ ン ポーネ ン ト の数を最小限に抑え る こ と がで き ます。 FPGA のプ ロ グ ラ ムには、 コ ン フ ィ ギ ュ レーシ ョ ンポー ト だけではな く 、 バ ウ ン ダ リ ス キ ャ ン (JTAG) ポー ト も 使用で き ます。単純な JTAG イ ン タ ーフ ェ イ ス では、LVCMOS25 な ど の 2.5V 信号 も 使用 さ れ ます。 PROM やマ イ ク ロ コ ン ト ロ ー ラ な ど、 ボー ド の多 く に埋め込 ま れてい る デバ イ ス では、 コ ン フ ィ ギ ュ レーシ ョ ン ポー ト や JTAG ポー ト が 3.3V 信号のみで駆動 さ れます。こ のため、 使用す る 外部抵抗を最 小限に抑え て、3.3V 信号を使用 し た コ ン フ ィ ギ ュ レーシ ョ ン を簡単に実現で き ます。

コ ン フ ィ ギ ュ レー

シ ョ ン

ピ ン と

JTAG

ピ ン

コ ン フ ィ ギ ュ レーシ ョ ン ピ ンには、 専用ピ ン と 多目的ピ ンの 2 種類があ り ます。専用ピ ンは、 特定用途 に使用 さ れ る 特定の種類の信号を送受信 し ます。多目的ピ ンは、 コ ン フ ィ ギ ュ レーシ ョ ン中に特殊な信 号を送受信 し ます。こ の ピ ン を ユーザーモー ド で使用する と 、I/O と し て機能 し ます。 JTAG ピ ンはすべ て専用ピ ンです。

専用 コ ン フ ィ ギ ュ レーシ ョ ン ピ ンは、PROG_B、HSWAP_EN、CCLK、DONE、 お よ び M0-M2 です。 専用 _JTAG ピ ンは、_TDI、_TMS、_TCK、 お よ び _TDO です。こ れ ら すべての ピ ンは、_VCCAUXラ イ ン を 使用 し て関連の内部回路に電源を供給 し ます。

多目的 コ ン フ ィ ギ ュ レーシ ョ ン ピ ンは、_{INIT_B}、_DOUT、_BUSY、_{RDWR_B}、_{CS_B}、 お よ び DIN/D0-D7 です。各ピ ンは、 バン ク 配置に従っ て、 バン ク 4 (VCCO_4) ま たはバン ク 5 (VCCO_5) のいずれか の _VCCO レ ール を 使用 し ま す。シ リ アル コ ン フ ィ ギ ュ レ ーシ ョ ン モー ド で使用 さ れ る ピ ン _{INIT_B}、 DOUT、 お よ び DIN には、VCCO_4 電源を使用 し ま す。パ ラ レ ル コ ン フ ィ ギ ュ レ ーシ ョ ン モー ド や リ ー ド バ ッ クモー ド で使用 さ れ る ピ ン の場合、 _D0-D3 お よ び _BUSY ピ ンへの電源供給には _{VCCO_4} のみを使用 し ま すが、D4-D7、RDWR_B、 お よ び CS_B ピ ンへの電源供給には VCCO_5 も 使用す る 必要があ り ます。 ア プ リ ケーシ ョ ン ノ ー ト : Spartan-3 フ ァ ミ リ XAPP453 (v1.0) 2005 年 2 月 2 日

3.3V

信号を使用 し た

Spartan-3 FPGA

の

コ ン フ ィ ギ ュ レーシ ョ ン

R

表₁では、 コ ン フ ィ ギ ュ レーシ ョ ン ピ ン と _JTAG ピ ン を カ テ ゴ リ 別に分類 し 、 関連の電源レールを示 し てい ます。

専用ピ ン と 多目的ピ ン に理想的な回路構造

専用ピ ン と 多目的ピ ンの内部 I/O 構造で主に異な る 点は、 電源を供給す る レールです。図1に、 それぞ れピ ンの理想的な双方向 I/O 回路を示 し ます。前述 し た よ う に、V_CCAUXは専用ピ ン (A) に電源を供給 し 、V_CCO (バン ク 4 ま たは 5) は多目的ピ ン (B) に電源を供給 し ます。入力機能のみの ピ ンには回路の ド ラ イ バ部分がな く 、出力機能のみの ピ ンにはレ シーバ部分があ り ません。一方、INIT_B ま たは DONE の よ う なオープン ド レ イ ン ピ ンには、論理レベルを Low にシ ン ク す る ための ド ラ イ バ と 、信号の ス テー ト を識別す る ための レ シーバが付いてい ます。 表 1 : 専用ピ ン と 多目的ピ ン ピ ン バン ク VCCAUX V_CCO VREF 出力 ド ラ イバ 入力段階 専用ピ ン PROG_B - 2.5V - - -HSWAP_EN - 2.5V - - -TDI - 2.5V - - -TMS - 2.5V - - -TCK - 2.5V - - -TDO - 2.5V - - -CCLK - 2.5V - - -DONE - 2.5V - - -M0-M2 - 2.5V - - -多目的ピ ン INIT_B 4 - - VCCO_4 -DOUT 4 - VCCO_4 - -BUSY 4 - VCCO_4 - -DIN 4 - - VCCO_4 -D0-D3 4 - VCCO_4 (フ ィ ー ド バ ッ ク 用) VCCO_4 (コ ン フ ィ ギ ュ レーシ ョ ン用) -D4-D7 5 - VCCO_5 (フ ィ ー ド バ ッ ク 用) VCCO_5 (コ ン フ ィ ギ ュ レーシ ョ ン用) -RDWR_B 5 - - VCCO_5 -CS_B 5 - - VCCO_5

-コ ン フ ィ ギ ュ レーシ ョ ン コ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ン コ ン フ ィ ギ ュ レーシ ョ ン ピ ンピ ンピ ンピ ン とととと JTAG ピ ンピ ンピ ンピ ン R デザ イ ンでは、FPGA の信号を送受信する ピ ンは、3.3V 信号を処理で き ます。ダ イ オー ド のペアは、 こ れ ら の ピ ン にそれぞれ関連付け ら れてい ます。上部ダ イ オー ド ま たは電源ダ イ オー ド は、 電源レール と I/O パ ッ ド の間に接続 し ます。下部ダ イ オー ド ま たは GND ダ イ オー ド は、パ ッ ド と GDN の間に配置 し ます。こ れ ら のダ イ オー ド は、 常に各信号規格に対応 し てい ます。 通常の操作中、 こ れ ら のダ イ オー ド は常にオ フ にな っ てい る ため、 目視で き ません。 Spartan-3 のデー タ シー ト (モジ ュ ール 1) に あ る 絶対最大定格表の V_IN仕様には、I/O パ ッ ド 電圧 (V_IN) は、 レ ール電圧 (V_CCAUXま たは V_CCO) にダ イ オー ド の タ ーンオン電圧 (約 0.5V) を足 し た値 と 同 じ か、 それ以下の値 にす る 必要があ る と 記載 さ れてい ます。次の条件に適合 し てい る 場合、電源ダ イ オー ド は常にオフ です。 • 専用ピ ン V_IN < V_CCAUX + 0.5V (1) • 多目的ピ ン V_IN < VCCO + 0.5V (2) 3.3V コ ン フ ィ ギ ュ レーシ ョ ン を実行す る 場合、上記の条件に適合 し ていない と 電源ダ イ オー ド がオンに な る 可能性があ り ます。た と えば、 レール電圧 (V_CCAUXま たは V_CCO) が 2.5V の場合、I/O ピ ンに直 接適用 さ れ る 3.3V 信号に よ り 電源ダ イ オー ド の電流が増え て し ま う と い う 問題が あ り ま す。こ の問題 は、 こ のアプ リ ケーシ ョ ン ノ ー ト に示す ソ リ ュ ーシ ョ ンで対処で き ます。

標準 コ ン フ ィ ギ ュ レ ーシ ョ ン

イ ン タ ー フ ェ イ ス

標準 コ ン フ ィ ギ ュ レ ーシ ョ ン イ ン タ ー フ ェ イ ス では、 すべて の信号に LVCMOS25 (2.5V ス イ ン グ、 12mA 駆動、 高速 ス ルー レ ー ト) が使用 さ れ ま す。 V_CCAUXレ ール と VCCO_4 お よ び VCCO_5 には 2.5V の電源電圧が使用 さ れます。 Spartan-3 のデー タ シー ト には標準 コ ン フ ィ ギ ュ レーシ ョ ンが詳細に 記載 さ れてお り 、 モジ ュ ール 2 に機能の説明 と 接続図が、 モジ ュ ール 3 に タ イ ミ ン グ仕様が示 さ れてい ます。ザ イ リ ン ク ス Platform Flash PROM のデー タ シー ト には、 追加の接続図が記載 さ れてい ます。 標準 コ ン フ ィ ギ ュ レーシ ョ ン イ ン ターフ ェ イ ス では、電源投入時か ら コ ン フ ィ ギ ュ レーシ ョ ンが終了す る ま での間、VCCO_4 お よ び VCCO_5 レールに必要な電圧は 2.5V のみです。コ ン フ ィ ギ ュ レーシ ョ ンが終了 し た後、 使用 し てい る アプ リ ケーシ ョ ンの要件に よ っ ては、2.5V 以外の信号ス イ ン グが使用で き る 電源電圧に切 り 替え る こ と が可能です。つま り 、 コ ン フ ィ ギ ュ レーシ ョ ン中に標準 イ ン タ ーフ ェ イ ス が使用 さ れ、 その後、 多目的 I/O ピ ンがユーザーモー ド で 3.3V 信号を処理で き る よ う にな り ます。 標準の JTAG イ ン タ ーフ ェ イ ス では、 すべての信号に LVCMOS25 が使用 さ れます。こ の場合、 関連の V_CCAUXレールに使用 さ れ る 電圧は、 通常どお り _2.5V です。 _{Platform Flash PROM} のデー タ シー ト に は、 標準の JTAG イ ン タ ーフ ェ イ ス の接続図が記載 さ れてい ます。

図 1 : 専用ピ ン と 多目的ピ ンに理想的な I/O 回路

X453_09_011005

A. Dedicated Pin

B. Dual-Purpose Pin

V

_CCAUX

Pad

FPGA

VCCO_4 or VCCO_5

Pad

FPGA

Pin

Pin

3.3V

コ ン フ ィ

ギ ュ レーシ ョ ン

イ ン タ ー フ ェ イ ス

の ソ リ ュ ーシ ョ ン

こ のアプ リ ケーシ ョ ン ノ ー ト で紹介 し てい る ソ リ ュ ーシ ョ ンは、3.3V 信号を使用 し て Spartan-3 ま た は _{Spartan-3L FPGA} を コ ン フ ィ ギ ュ レーシ ョ ンす る 必要があ る 場合に有用です。こ の要件は、次の よ う な理由か ら 生 じ てい ます。 1. 外部デバ イ ス か ら _FPGA には _3.3V コ ン フ ィ ギ ュ レーシ ョ ン信号のみが送 ら れ、_2.5V ス イ ン グの 信号は使用で き ません。 2. 多目的ピ ン を ユーザーモー ド で _{3.3V I/O} と し て使用す る 必要があ る 場合、 コ ン フ ィ ギ ュ レーシ ョ ンプ ロ セ ス が終了 し た後で VCCO_4 お よ び VCCO_5 レールの電圧を 2.5V か ら 3.3V に切 り 替え る のは望ま し く あ り ません。 3.3V ト レ ラ ン ト の コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス を実現する には、 専用ピ ン と 多目的ピ ン、 関連す る 電源レールを別々に取 り 扱 う こ と をお勧め し ます。

多目的ピ ン

多目的ピ ンに電源を供給す る には、FPGA の VCCO_4 レールお よ び (必要であれば) VCCO_5 レールに 3.3V を適用 し ます。標準の _2.5V よ り も 高い電圧を適用す る と 、 多目的出力ピ ンの論理レベルが _High にな り 、 入力ピ ンの ス イ ッ チン グ し き い値 も それに比例 し て大 き く な り ます。

多目的出力ピ ン _DOUT、_BUSY、 お よび _{D0-D7 (}リ ー ド バ ッ ク 時₎ は、_GND か ら _3.3V に切 り 替わ り ま す。必要に応 じ て、 こ れ ら の出力ピ ン を 3.3V に対応す る 外部デバ イ ス の入力に直接接続 し て く だ さ い。

こ の ノ イ ズマージ ンは、 完全に _3.3V 信号に適合 し ます。

多目的ピ ン INIT_B は、 オープン ド レ イ ン出力です。 INIT_B ピ ン と VCCO_4 レール間に内部プルア ッ プ抵抗を付け る と 、論理レベルを _High にで き ます。通常は、_{INIT_B} ピ ン と _{VCCO_4} レールの間 _(3.3V) に も 4.7KΩの外部プルア ッ プ抵抗 を 付け る こ と を お勧め し ま す。複数の FPGA を コ ン フ ィ ギ ュ レ ー シ ョ ンす る 場合、 すべての _{INIT_B} ピ ン を接続 し て く だ さ い。こ の場合、 共通 ノ ー ド と _{VCCO_4} レ ー ルの間に外部プルア ッ プ抵抗を 1 つ付けて く だ さ い。 多目的入力 ピ ン _{INIT_B (}感知機能₎、_DIN、_{D0-D7 (}コ ン フ ィ ギ ュ レ ーシ ョ ン中₎、_{RDWR_B}、 お よ び CS_B は、 外部デバ イ ス か ら 3.3V 信号を直接受信 し ます。 V_CCOレールに 3.3V を適用す る と 、 多目的 ピ ンの _VIN条件が満た さ れ ₍₃ ページの式 ₍₂₎ を参照₎、 電源ダ イ オー ド がオ フ にな り ます。

専用ピ ン

専用 ピ ン に電源を供給す る には、Spartan-3 のデー タ シー ト (モジ ュ ール 3) に記載 さ れてい る よ う に、 FPGA の _VCCAUXレールに _2.5V を適用 し ます。

V_CCAUXレールに 2.5V を適用する と 、 専用出力ピ ン TDO、DONE (DriveDone = Yes)、 お よ び CCLK (マ ス タ コ ン フ ィ ギ ュ レーシ ョ ンモー ド₎ が _GND か ら _2.5V に切 り 替わ り ます。必要に応 じ て、 こ れ ら の出力 ピ ン を 3.3V に対応す る 外部デバ イ ス の入力に直接接続 し て く だ さ い。 FPGA の専用出力での LVCMOS25 の V_OHは 2.5V ですが、外部レ シーバの 3.3V LVCMOS 入力の V_IH min は 2.0V です。こ の ノ イ ズマージ ン 500mV は、 許容範囲内です。

BitGen オプシ ョ ンの _DriveDone を _No に設定す る と 、専用ピ ン _DONE がオープン ド レ イ ン出力にな り ま す。こ の場合、_330Ω の外部プルア ッ プ抵抗を DONE ピ ン と V_CCAUXレール間 (2.5V) に付け ます。 複数の _FPGA を コ ン フ ィ ギ ュ レーシ ョ ンす る 場合は、 すべての _DONE ピ ン を接続 し て く だ さ い。こ の 場合、 共通 ノ ー ド と V_CCAUXレールの間に外部プルア ッ プ抵抗を 1 つ付け ます。オープ ン ド レ イ ン オ プシ ョ ンには こ の ピ ン を使用で き ますが、 多 く のアプ リ ケーシ ョ ンでは、 よ り 速い遷移時間を実現す る ために、 ト ーテ ムポール駆動回路に接続 さ れた DONE ピ ン (DriveDone = Yes) の使用が理想的です。 2.5V の _VCCAUXレ ール と _3.3V 信号を専用入力に適用す る と 、_VINの条件が満た さ れ ません。こ のた め、 内部電源ダ イ オー ド がオンにな り 、 逆電流が入力か ら V_CCAUXレールに流れ込みます。こ の電流を 制限す る には、 抵抗 (R_SER) を入力 と 直列に接続す る こ と をお勧め し ま す。抵抗値には、 電流が 10mA 以下に維持 さ れ る よ う な値を選択 し て く だ さ い。 IBIS モデルを使用 し た ワ ー ス ト ケー ス の負荷 ラ イ ン 解析では、56Ω を使用 し た 5% の抵抗に よ り 入力電流が 10mA 以下に維持 さ れ る こ と を示 し てい ます。 必要に応 じ て、 こ れ ら の抵抗を専用入力ピ ン PROG_B、TDI、TMS、TCK、 お よ び CCLK (ス レ ーブ

3.3V コ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのイ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのの ソ リ ュ ーシ ョ ンのソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ン R コ ン フ ィ ギ ュ レーシ ョ ン モー ド₎ と 直列に接続 し て く だ さ い。残 り の専用入力ピ ン _{HSWAP_EN} お よ び M0-M2 は、 通常 ス タ テ ィ ッ ク です。こ れ ら の入力は、GND ま たは V_CCAUXのいずれかに直接接続 し て く だ さ い。いずれに接続す る かは、 アプ リ ケーシ ョ ン要件に よ っ て決ま り ます。

逆電流への対処

前述 し た と お り 、3.3V 信号を専用入力ピ ン PROG_B、TDI、TMS、TCK お よ び CCLK (ス レ ーブ コ ン フ ィ ギ ュ レーシ ョ ンモー ド) に適用す る と 、 逆電流が V_CCAUXレールに流れ込みます。 図2は、 逆電流合計 (I_REV) が全入力電流の累積値 (I_IN) であ る こ と を示 し てい ます。 電源ダ イ オー ド がオンにな っ てい る N 専用入力の場合、I_REVは I_IN電流の合計です。 (3) 直列抵抗 _(RSER) で各ダ イ オー ド の電流を _10mA に制限す る 場合は、 次の よ う な式にな り ます。 (4) 逆電流は FPGA 操作の妨げ と はな り ませんが、V_CCAUX電圧を適正に制限す る よ う 注意す る 必要があ り ます。 V_CCAUXレ ギ ュ レー タ を適正に動作す る には、2 つの方法があ り ます。 1. 出力電圧の維持用に指定 さ れた レ ギ ュ レー タ を使用 し 、 予測 さ れた逆電流を シ ン ク す る 。 2. レ ギ ュ レー タ の出力 と GND の間にシ ャ ン ト 抵抗 (R_PAR) を追加する (図2)。次の よ う に、I_REV と 同等の電圧を送 る ため R_PARを選択す る 。 (5) R_PARの標準抵抗値には、 式 (5) で予測 さ れた値 と 同 じ 値か、 少 し 低めの値を使用 し て く だ さ い。 図 2 : レギ ュ レー タ の逆電流ソ リ ュ ーシ ョ ン X453_07_012605 Spartan-3 FPGA R_PAR I_REV V_CCAUX V_OUT V_IN V_IN Regulator I_IN = 10 mA or less R_SER I_IN = 10 mA or less V_IN V_IN R_SER V_DP + _ C_IN C_IN

I

_REV i=1 N

∑

I

_IN =

I

_REV =

N

(10

mA

)

R

_PAR

V

CCAUX

min

I

_REV

---=

電源ダ イ オー ド がオン にな っ てい る 入力を複数使用す る と _IREV値が大 き く な る ため、 式 ₍₅₎ で算 出 さ れ る R_PAR値はむ し ろ小 さ く な り ます。場合に よ っ ては、R_SERを _56Ω 以上に し て、R_PAR値 を上げ る こ と が可能です。 R_SER値が高 く な る と 、I_IN電流が小 さ く な る ため、 信号遷移が遅 く な り ます。遷移時間が長 く な り すぎ ない よ う に注意 し て く だ さ い。 逆電流の対処方法についての詳細は、 電力 ソ リ ュ ーシ ョ ンのベン ダーにお問い合わせ く だ さ い。

3.3V

コ ン フ ィ ギ ュ レ ーシ ョ ンの接続図

こ のセ ク シ ョ ンの回路図は、Spartan-3 お よ び Spartan-3L デバ イ ス の 3.3V コ ン フ ィ ギ ュ レーシ ョ ン用 に専用ピ ン と 多目的ピ ン を接続す る 方法を示 し てい ます。こ こ では、 コ ン フ ィ ギ ュ レーシ ョ ンモー ド ご と に回路図を示 し てい ます。 黒色の線は、 標準の 2.5V イ ン タ ーフ ェ イ ス と 同 じ 信号パ ス を示 し ます。こ れ ら の線は、3.3V イ ン タ ー フ ェ イ ス の一部 と し て特別に考慮す る 必要はあ り ません。 グ レ イ の線 (モニ タ では緑色で表示) は、3.3V ト レ ラ ン ス の達成に特別な処置が取 ら れた信号パ ス を示 し てい ます。こ れ ら の線は、R_SER (専用入力に送 ら れ る 電流を制限す る 抵抗) と R_PAR (電力を適正に制 限す る 抵抗) が追加 さ れた位置を表 し てい ます。グ レ イ の線は、 専用出力に関連 し た ノ イ ズ マージ ンが 小 さ く な っ た こ と も 表 し ます。ノ イ ズマージ ン と 抵抗については、「3.3V コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の ソ リ ュ ーシ ョ ン」 を参照 し て く だ さ い。 グ レ イ の点線 (モニ タ では緑色で表示) は、 オープ ン ド レ イ ンの DONE ピ ンに接続 さ れたプルア ッ プ抵 抗を示 し ます。こ の抵抗は、BitGen オプシ ョ ン の DriveDone を No に設定 し た場合にのみ追加 さ れ ま す。プルア ッ プ抵抗を 2.5V の レールに接続す る と 、DONE 出力の ノ イ ズ マージ ンは小 さ く な り ます。 DriveDone を Yes に設定する と 、 プルア ッ プ抵抗は使用 さ れません。

3.3V コ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのイ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのの ソ リ ュ ーシ ョ ンのソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ン R 3.3V マス タ シ リ アル コ ン フ ィ ギ ュ レーシ ョ ン 図3に、3.3V マ ス タ シ リ アルコ ン フ ィ ギ ュ レーシ ョ ンの接続を示 し ます。 抵抗値は、 次の よ う に算出 し ます。 • R_SER = 56Ω は、 各入力に送 ら れ る 電流を 10mA に制限 し ます。 • N = 1 入力で、 ダ イ オー ド はオンにな っ てい ます。 R_PAR = 237Ωま たは 220Ω (標準の 5% 抵抗の場合) 図 3 : 3.3V マス タ シ リ アルモー ド の接続図 3.3V 1.2V 2.5V GND DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN 3.3V

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Master DIN CCLK 4.7K Ω 330 Ω 2.5V 3.3V 3.3V PROG_B 3.3V PROM V_CC CLK GND OE/RESET CE DATA R_SER R_PAR V_OUT V_IN V_IN Regulator X453_01_050704 メ モ :

1. HSWAP_EN が Low で、 すべての I/O に接続 さ れた内部プルア ッ プ抵抗が イ ネーブルにな っ てい ま す。 こ れ ら の抵抗をデ ィ ス エーブルにす る には、HSWAP_EN を High に し ます。

= 2.375V 1

( ) 10m A( )

---R

_PAR

V

CCAUX

min

NI

_IN

---=

Platform Flash PROM を使用 し た 3.3V マス タ シ リ アル コ ン フ ィ ギ ュ レーシ ョ ン

図4に、Platform Flash PROM を使用 し た 3.3V マ ス タシ リ アル コ ン フ ィ ギ ュ レーシ ョ ンの接続を 示 し ます。

抵抗値は、 次の よ う に算出 し ます。

• R_SER = 56Ωは、 各入力に送 ら れ る 電流を 10mA に制限 し ます。 • N = 3 入力で、 ダ イ オー ド がオンにな っ てい ます。

R_PAR = 79Ω ま たは _{75Ω (}標準の 5% 抵抗の場合)

図 4 : Platform Flash PROM を使用 し た 3.3V マス タ シ リ アルモー ド の接続図

X453_06_050704 3.3V 1.2V 2.5V GND DONE INIT_B PROG_B

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Master TDO TMS TCK TDI 3.3V GND V_CCJ V_CCINT V_CCO XCFxxS Platform Flash PROM TDO DO CLK CCLK DIN TMS TCK TDI 3.3V JTAG PROM R_SER R_SER V_OUT V_IN V_IN Regulator R_PAR M0 M1 M2 HSWAP_EN OE/RESET CE CF 3.3V 2.5V 2.5V 4.7KΩ R_SER 330 Ω 4.7K Ω メ モ :

1. HSWAP_EN が Low で、 すべての I/O に接続 さ れた内部プルア ッ プ抵抗が イ ネーブルにな っ てい ま す。 こ れ ら の抵抗をデ ィ ス エーブルにす る には、HSWAP_EN を High に し ます。

= 2.375V 3

( ) 9.7m A( )

---R

_PAR

V

CCAUX

min

NI

_IN

---=

3.3V コ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのイ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのの ソ リ ュ ーシ ョ ンのソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ン R 3.3V ス レーブシ リ アル コ ン フ ィ ギ ュ レーシ ョ ン 図5に、3.3V ス レーブシ リ アル コ ン フ ィ ギ ュ レーシ ョ ンの接続を示 し ます。 抵抗値は、 次の よ う に算出 し ます。 • PI_nお よ び PO_nは、 プ ロ グ ラ ム可能な I/O です。 • R_SER = 56Ω は、 各入力に送 ら れ る 電流を _10mA に制限 し ます。 • N = 2 入力で、 ダ イ オー ド がオンにな っ てい ます。 RPAR = 118Ω ま たは 110Ω (標準の 5% 抵抗の場合) 図 5 : 3.3V ス レーブシ リ アルモー ド の接続図 X453_02_050704 GND GND DONE INIT_B PROG_B PO3 PI2 PI1 PO2 PO1 M0 M1 M2 HSWAP_EN 3.3V 3.3V 1.2V 2.5V 2.5V V_CCAUX V_CC VCCINT VCCO 4 Spartan-3 FPGA Slave DIN CCLK 4.7K Ω 330 Ω R_SER R_SER R_PAR V_OUT V_IN V_IN Regulator PROM 3.3V µController 2.5V 3.3V メ モ :

1. HSWAP_EN が Low で、 すべての I/O に接続 さ れた内部プルア ッ プ抵抗が イ ネーブルにな っ て い ま す。 こ れ ら の抵抗をデ ィ ス エーブルにす る には、HSWAP_EN を High に し ま す。

= 2.375V 2

( ) 10m A( )

---R

_PAR

V

CCAUX

min

NI

_IN

---=

3.3V デ イ ジーチ ェ ーン コ ン フ ィ ギ ュ レーシ ョ ン 図6に、 デ イ ジーチ ェーン コ ン フ ィ ギ ュ レーシ ョ ンの接続を示 し ます。 抵抗値は、 次の よ う に算出 し ます。 • RSER = 56Ω は、 各入力に送 ら れ る 電流を 10mA に制限 し ます。 • N = 3 入力で、 ダ イ オー ド がオンにな っ てい ます。 R_PAR = 79Ω ま たは 75Ω (標準の 5% 抵抗の場合) 図 6 : 3.3V デ イ ジーチ ェ ーン コ ン フ ィ ギ ュ レーシ ョ ンの接続図 3.3V PROG_B R_SER R_SER R_SER X453_03_050704 2.5V 2.5V 3.3V PROM V_CC 3.3V CLK GND OE/RESET CE DATA R_PAR 2.5V V_OUT V_IN V_IN Regulator GND DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN 3.3V 1.2V

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Slave DIN DOUT CCLK GND DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN 3.3V 1.2V

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Slave DIN DOUT CCLK GND DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN 3.3V 1.2V

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Master DIN DOUT CCLK 4.7K Ω 330 Ω 2.5V 3.3V メ モ :

1. HSWAP_EN が Low で、 すべての I/O に接続 さ れた内部プルア ッ プ抵抗が イ ネーブルにな っ てい ま す。 こ れ ら の抵抗をデ ィ ス エーブルにす る には、HSWAP_EN を High に し ま す。

= 2.375V 3

( ) 10m A( )

---R

_PAR

V

CCAUX

min

NI

_IN

---=

3.3V コ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのイ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのの ソ リ ュ ーシ ョ ンのソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ン R 3.3V マス タ パラ レル コ ン フ ィ ギ ュ レーシ ョ ン 図7に、3.3V マ ス タパ ラ レルコ ン フ ィ ギ ュ レーシ ョ ンの接続を示 し ます。 抵抗値は、 次の よ う に算出 し ます。 • R_SER = 56Ω は、 各入力に送 ら れ る 電流を 10mA に制限 し ます。 • N = 1 入力で、 ダ イ オー ド はオンにな っ てい ます。 R_PAR = 237Ω ま たは _{220Ω (}標準の 5% 抵抗の場合) 図 7 : 3.3V マス タ パラ レルモー ド の接続図 3.3V 2.5V 1.2V 2.5V 3.3V PROG_B X453_04_050804 R_SER GND DONE INIT_B BUSY PROG_B M0 M1 M2 HSWAP_EN RDWR_B CS_B Spartan-3 FPGA Master D0 - D7

V_CCAUX V_CCINTV_CCO 4 & 5 V_OUT V_IN V_IN Regulator CCLK 3.3V PROM V_CC 3.3V CLK GND OE/RESET CE D0-D7 R_PAR 4.7K Ω 330 Ω 2.5V 3.3V メ モ :

1. HSWAP_EN が Low で、 すべての I/O に接続 さ れた内部プルア ッ プ抵抗が イ ネーブルにな っ てい ま す。 こ れ ら の抵抗をデ ィ ス エーブルにす る には、HSWAP_EN を High に し ま す。

= 2.375V 1

( ) 9.7m A( )

---R

_PAR

V

CCAUX

min

NI

_IN

---=

3.3V ス レーブパラ レルコ ン フ ィ ギ ュ レーシ ョ ン 図8に、3.3V ス レーブパ ラ レルコ ン フ ィ ギ ュ レーシ ョ ンの接続を示 し ます。 抵抗値は、 次の よ う に算出 し ます。 • PI_nお よ び _POnは、 プ ロ グ ラ ム可能な _I/O です。 • R_SER = 56Ωは、 各入力に送 ら れ る 電流を 10mA に制限 し ます。 • N = 2 入力で、 ダ イ オー ド がオンにな っ てい ます。 R_PAR = 118Ω ま たは _{110Ω (}標準の 5% 抵抗の場合) 図 8 : 3.3V ス レーブ パラ レル モー ド の接続図 X453_05_050804 2.5V 3.3V µController V_CC 3.3V GND PI2 PI3 PO2 - PO9 PI1 PO12 PO11 PO10 PO1 R_SER R_SER 2.5V V_OUT V_IN V_IN Regulator R_PAR GND BUSY DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN RDWR_B CS_B 3.3V 1.2V

V_CCAUX V_CCINTV_CCO 4 & 5

Spartan-3 FPGA Slave D0 - D7 CCLK PROM 4.7K Ω 330 Ω 2.5V 3.3V メ モ :

1. HSWAP_EN が Low で、 すべての I/O に接続 さ れた内部プルア ッ プ抵抗が イ ネーブルにな っ てい ま す。 こ れ ら の抵抗をデ ィ ス エーブルにす る には、HSWAP_EN を High に し ま す。

= 2.375V 2

( ) 9.7m A( )

---R

_PAR

V

CCAUX

min

NI

_IN

---=

3.3V コ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ンコ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのイ ン タ ー フ ェ イ スイ ン タ ー フ ェ イ スのの ソ リ ュ ーシ ョ ンのソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ンソ リ ュ ーシ ョ ン R 3.3V バウン ダ リ スキ ャ ン (JTAG) コ ン フ ィ ギ ュ レーシ ョ ン 図9に、 バ ウ ン ダ リ ス キ ャ ン コ ン フ ィ ギ ュ レーシ ョ ンの接続を示 し ます。 抵抗値は、 次の よ う に算出 し ます。 • R_SER = 56Ω は、 各入力に送 ら れ る 電流を 10mA に制限 し ます。 • N = 10 入力で、 ダ イ オー ド がオンにな っ てい ます。 標準の 5% 抵抗の場合、R_PARは 23Ωま たは 22Ωです。複数の FPGA を使用 し た こ の例では、10 本の I_IN電流が逆電流の合計 と な っ てお り 、R_PAR値が小 さ く な っ て い ま す。こ れ よ り も 少な い FPGA を使用す る アプ リ ケーシ ョ ンの場合は、 よ り 大 き い _RPAR値が使用 さ れ ます。抵抗値を大 き く す る 方法については、5ページの 「逆電流への対処」 を参照 し て く だ さ い。 図 9 : 3.3V JTAG モー ド の接続図 3.3V PROG_B 3.3V DONE 3.3V INIT_B X453_06_050704 2.5V 2.5V 2.5V 3.3V 1.2V GND DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Slave TDO TMS TCK TDI 3.3V 1.2V GND DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Slave TDO TMS TCK TDI 3.3V 1.2V GND DONE INIT_B PROG_B M0 M1 M2 HSWAP_EN

V_CCAUX V_CCINT V_CCO 4

Spartan-3 FPGA Slave TDO TMS TCK TDI 3.3V JTAG Port R_SER RSER RSER RSER RSER All R_SER R_SER R_SER 2.5V VOUT VIN VIN Regulator R_PAR 4.7K Ω 330 Ω 2.5V 3.3V メ モ :

1. HSWAP_EN が High で、 すべての I/O に接続 さ れた内部プルア ッ プ抵抗がデ ィ ス ネーブルにな っ てい ま す。 こ れ ら の抵抗を イ ネーブルにす る には、HSWAP_EN を Low に し ます。

= 2.375V 10

( ) 10m A( )

---R

_PAR

V

CCAUX

min

NI

_IN

---=

ま と め

Spartan-3 お よ び Spartan-3L FPGA の コ ン フ ィ ギ ュ レーシ ョ ンは、コ ン フ ィ ギ ュ レーシ ョ ンポー ト ま た は _JTAG ポー ト を使用 し て実行 し ます。標準の イ ン タ ーフ ェ イ ス には _2.5V 信号を使用 し ますが、 アプ リ ケーシ ョ ンに よ っ ては 3.3V 信号を使用す る 必要があ り ます。いずれのデバ イ ス フ ァ ミ リ も 、 使用す る 外部抵抗の数を抑え て、_3.3V 信号を使用 し た コ ン フ ィ ギ ュ レーシ ョ ン を簡単に実現で き ます。こ のア プ リ ケーシ ョ ン ノ ー ト には、 コ ン フ ィ ギ ュ レーシ ョ ンモー ド 別に完全な 3.3V コ ン フ ィ ギ ュ レーシ ョ ン の接続図を示 し てい ます。

リ フ ァ レ ン ス

詳細な情報については、 次のアプ リ ケーシ ョ ン ノ ー ト を参照 し て く だ さ い。

• 『_{Spartan-3 FPGA Family : Introduction and Ordering Information}』_DS099-1 • 『Spartan-3 FPGA Family : Functional Description』DS099-2

• 『_{Spartan-3 FPGA Family : DC and Switching Characteristics}』_DS099-3 • 『Platform Flash In-System Programmable Configuration PROMs』DS123

改訂履歴

次の表に、 こ の文書の改訂履歴を示 し ます。

日付 バージ ョ ン 改訂内容