Microsoft PowerPoint - 藤野研究室紹介2008.ppt

1

電子情報デザイン学科 藤野 毅

応用演習研究室紹介 2008.10.20

機能メモリ混載システムLSI研究室

(Network System On Chip Lab.)

2

機能メモリ混載システムLSI研究室紹介

„ 設立：2003年４月 „ 研究テーマ z

メモリの研究というよりも

z

特徴あるLSI設計技術

を使って

z

ネットワークシステム

へ応用する研究

をしています

„ 研究メンバー z 教授：藤野 毅 z 大学院学生(社会人D1) 1名，(M2)：7名，(M1)：5名 z 学部学生(B4)：9名 3

CPUに見る動作速度と容量の進歩

„ ムーアの法則 z Intel社の創設者の一人であるGordon Moore博士が1965年に経験則とし て提唱した、「半導体の集積密度は18～24ヶ月で倍増する」という法則 z 集積密度の向上により，動作速度の向上，メモリ容量の増大を実現できた 4004 2,300個 108kHz 8086 29,000個 5MHz Pentium 310万個 60MHz 1971年 1978年 1993年 Core2 Duo 2億9100万個 2.5～3GHz 2006年 集積度の向上 動作周波数の向上 4

コプロセッサを用いた性能向上

„ マルチメディア処理を行うPC用専用コプロセッサ（東芝） http://pc.watch.impress.co.jp/docs/2007/1015/mobile395.htm

5

5万円のNetBook

„ Atom N270(1.6GHz) 搭載，SSD 12GB

„ 8.9 inch 液晶（1024X600）, Windows XP Home SP3

EeePC 901-X

6

Atomプロセッサって何？

„

インテルがMID（Mobile Internet Device）や

NetBook向けに開発

7

Core 2 Duo 45nm vs Atom 45nm

„ Core2 Duo Tr：４億個 TDP 10～25W （低消費電力版） TDP 35W（ノート用） „ N270（1.6GHz） Tr：4700万個， TDP 2.5W „

Atomは，チップサイズは1/4，性能も約1/2～1/4

25mm2 103mm2 8

PCシステム今後の予測（私の予想！？）

„

今後の進化の方向

低消費電力ｘ８６系プロセッサ 特定の処理に 特化した （可変）ハードウエア

＋

低消費電力と 高性能の両立

やわらかい

ハードウエア！

9

やわらかいハードウエアを作ろう！

„

パソコンが良いところ

高速なマイクロプロセッサ(CPU)でソフトで処理

CPUの周波数の向上 CPUの複雑化・複数化 消費電力が大きい 性能向上が困難 „

特に負荷の大きい，動画像処理，ウイルススキ

ャン処理，暗号化処理などは

ハードウエアで実行

zプログラムのように，ハードウエアを切り替え zLSIを作る際に，生産個数が少なくても，安価に製造 できる手法（マスクレスパターン形成技術） 消費電力削減 性能向上 10

システムLSIの構成

„

たとえば通信処理に関連するLSI

やわらかい ハードウエア ソフトで実行 ハードで実行 11

藤野研究室でやりたいこと

„

特徴あるLSI設計技術

を

アプリケーション

に適用

„

特徴あるLSI設計技術

z符号処理に最適化されたプログラマブルロジック （FPGAのような書き換え可能ハードウエア）技術 zマスクレス描画技術（電子ビーム描画）を使って世界 で唯一（ユニーク）のLSIを作れる技術 z耐タンパ性LSI設計技術 z無線電力転送で動作するLSI設計技術（未着手） „

アプリケーション

zネットワーク関連技術 „ ネットワーク暗号処理，デジタルコンテンツ保護 ウイルス検知，個人認証 z可変ハードウエアによる低消費電力化技術 „ オンデマンドハードウエア，ユビキダスネットワーク (1)ePLX 12

メモリを使った論理素子

„ 右図のように４ビットのメモリとセレクタを組み合わせること により，２入力のすべての論理を実現できる

„ この素子名をルックアップテーブル（LUT:Look Up Table) という． A B F=A ・B 0 0 1 1 0 1 0 1 1 1 1 0 A B F NAND 1 １ １ 0 1 0 1 0 1 0 A A B 真理 値表を メモリ に格納 ePLX メモリ内容が1,1,1,0の 場合はNAND回路

13

FPGAの構造

„ 論理変更：ロジックエレメント（LUTとFFより構成） „ 配線変更：スイッチマトリックス ロジックエレメント スイッチマトリックス ePLX 14

ePLXアーキテクチャ

„ LUTをマトリクス状に配置しクラスター化 „ １つのLUT出力から13箇所のLUTに接続可能 ePLX 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT FF FF FF FF FF 縦配線領域 2LUT 2LUT

2LUT 2LUT 2LUT 2LUT 2LUT 2LUT

2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 2LUT 1 0 0 0 1 0 1 0 1 0 A A B 2LUT 2LUT 2LUT 2LUT SW SW SW SW SW SW SW SW 2LUT 2LUTから直接接 続できる配線 2LUT 2LUTからは を経由し接続 縦配線領域 ローカルクラスタ 15

ePLXの将来：進化型ハードウエア

„

進化型ハードウエア

zネットワークを通じてハードウエアをアップデート zハードウエアの修正，新しい企画への対応が可能 IPsec暗号化通信 プログラマブル ロジックePLX RAM 制御 CPU プログラム 格納 Flashメモリ ePLX構成 情報格納 Flashメモリ LAN I/F プログラマブル ロジックePLX RAM 制御 CPU プログラム 格納 Flashメモリ ePLX構成 情報格納 Flashメモリ LAN I/F AES暗号で通信 AES AES 3DES暗号で通信 Future暗号で通信 3DES 3DES Future暗号構成情報 Future暗号構成情報 Future Future

AES暗号化ペイロード IPsecヘッダ IPヘッダ

3DES暗号化ペイロード IPsecヘッダIPsecヘッダ IPヘッダIPヘッダ

Future暗号化ペイロード ePLX 16

藤野研究室でやりたいこと

„

特徴あるLSI設計技術

を

アプリケーション

に適用

„

特徴あるLSI設計技術

z 符号処理に最適化されたプログラマブルロジック （FPGAのような書き換え可能ハードウエア）技術 z マスクレス描画技術（電子ビーム描画）を使って世界 で唯一（ユニーク）のLSIを作れる技術 z 耐タンパ性LSI設計技術 z 無線電力転送で動作するLSI設計技術（未着手） „

アプリケーション

z ネットワーク関連技術 „ ネットワーク暗号処理，デジタルコンテンツ保護 ウイルス検知，個人認証 z 可変ハードウエアによる低消費電力化技術 „ オンデマンドハードウエア，ユビキダスネットワーク (2) VPEX

17

パターン転写装置（光転写）

＊栃木ニコンホームページより引用 光転写装置(ステッパー)外観 コンデンサレンズ フォトマスク 投影レンズ (開口数 N.A.) ステージ 光源(波長λ) 縮小投影露光装置の原理 1/4～1/5 ステージを少しずつ動かして １つのウエハで数十回露光 大量に同じLSIが作られる！ LSIの設計図 VPEX 18

パターン転写装置（ＥＢ直描）

„ パターンを形成するためには右 記のような電子ビーム描画装置 を使用する。 „ ５μm角以下の定型パターンは 「はんこ押し」で高速のパターン 作成が可能（キャラクタプロジェ クション露光） 5μm Character Mask VPEX 19 V4 C

ビアプログラマブルデバイスとは？

V4 M5

V3

M4 V2 M3

V1

C M1 基板 図１ 断面構造 V2 M3 M5 M2 M1 „

Via1,3レイアのレイアウト変更により

論理変更できるLSI製造手法

„

Via1,3以外のマスクは共通

z

製造コストを削減できる

z

少量多品種のLSIを低コストに

製

造可能

„

ASICより初期開発費を安価に

FPGAよりチップコストを安価に

EB直接描画の最大の弱点：スループットが低い ⇒ビア２層のパターン切り替えで論理を変更 （穴系パターンはEB直描の得意パターン） VPEX 20

VPEX

（ Via Programmable logic device using EXclusive-or array ）

„ 複合ゲート型XORゲートをベースに素子を構成 z 論理を出力するために、入力、出力端子を分割 z Via1の変更だけで、12種の論理が出力可能 EXOR (a) 基本素子回路 NOT 10μm 8.8μm NOT EXOR EB直描でプログラム (b)基本素子レイアウト AOI21 NOR ビア VPEX

21

VPEX テストチップレイアウト

„

Rohm 0.18μmCMOS

z2.5mm□ zPin number:128pin VPEX チップコア 22

チップコア

4-bit Multiplexer on Galois Field

XOR XNOR NOR NAND ANDOR AOI MUXI INV_A INV_NOR 4-bit Counter 4-bit Counter INV EXOR INV EXOR Single Gates 23

FPGA を使ったチップ評価

24 A B sel mode A B Y A B Y AND

AND Gate ( sel = 6 )

25

R Sin sel

mode S Q

4 bit counter ( sel = 8 )

26

藤野研究室でやりたいこと

„

特徴あるLSI設計技術

を

アプリケーション

に適用

„

特徴あるLSI設計技術

z 符号処理に最適化されたプログラマブルロジック （FPGAのような書き換え可能ハードウエア）技術 z マスクレス描画技術（電子ビーム描画）を使って世界 で唯一（ユニーク）のLSIを作れる技術 z 耐タンパ性LSI設計技術 z 無線電力転送で動作するLSI設計技術（未着手） „

アプリケーション

z ネットワーク関連技術 „ ネットワーク暗号処理，デジタルコンテンツ保護 ウイルス検知，個人認証 z 可変ハードウエアによる低消費電力化技術 „ オンデマンドハードウエア，ユビキダスネットワーク (3) ドミノRSL 27

サイドチャネルアタック

„

一般に実績のある暗号回路（3DES，AES等）で

は，暗号文の解析では暗号鍵はわからない

„

暗号回路動作時の消費電力・電磁波により暗号

鍵を推定→サイドチャネルアタック

„

特に1999年に消費電力を使用するDPA

(Differential Power Analysis)が強力

消費電力の解析

Hello World !”&% (~=*+ 平文 暗号文 暗号LSI 暗号鍵を推定 ドミノ-RSL 28

サイドチャネルアタック評価用システム

„

DES暗号回路を実装して実際にサイドチャネル

アタックを評価

ドミノ-RSL

29

耐サイドチャネルアタック回路

„ DPA対策⇒どのような演算を行っても消費電力が一定に なる回路 „ 乱数を用いて，正/負論理をランダムに反転 ⇒Domino-RSL回路（ハザードフリー） ドミノ-RSL ｒ は乱数 x y _r x y z r a x= ⊕ r b y= ⊕ ・ = ⊕r a b z clk clk 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 Z + r z y x b a 1 1 1 1 1 1 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 0 Z + r z y x b a r=0 r=1 ₃₀

藤野研究室でやりたいこと

„

特徴あるLSI設計技術

を

アプリケーション

に適用

„

特徴あるLSI設計技術

z 符号処理に最適化されたプログラマブルロジック （FPGAのような書き換え可能ハードウエア）技術 z マスクレス描画技術（電子ビーム描画）を使って世界 で唯一（ユニーク）のLSIを作れる技術 z 耐タンパ性LSI設計技術 z 無線電力転送で動作するLSI設計技術（未着手） „

アプリケーション

z ネットワーク関連技術 „ ネットワーク暗号処理，デジタルコンテンツ保護 ウイルス検知，個人認証 z 可変ハードウエアによる低消費電力化技術 „ オンデマンドハードウエア，ユビキダスネットワーク 31

ネットワーク実験と研究

„

侵入検知システムSnortの性能評価

„

Snortシステムのハードウエア実装（低消費電力

ボードやFPGAボードを使用）

実験室内模擬ネットワーク実験 EthernetポートつきFPGA 32

セキュリティーシステムの例

„

ネットワークのウイルス検知をLinux搭載低消費

電力マイコンで分散処理

„

分散処理用のパケットディストリビュータはFPGA

ボードで開発（暗号処理，ヘッダー検知は実施）

パケットディストリビュータ （暗号解除） ネットワーク 低消費電力マイコン

33

卒論までのながれ

卒論提出 2010/2 卒論提出 卒論作成前に内容を整理 2009/12 卒論目次作成 院生ゼミの結果から希望調査 やる気のある学生は夏休みも研究 ７～９月に正式決定（B4学生発表） 2009/7-9 卒業論文 テーマ選定 ・LSI設計ツール（回路図，レイアウト，SPICE ＆論理シミュレーション，論理合成）修得 ・FPGAおよびマイコンボード演習 ・ネットワークプログラミング実習 ・Ciscoルータによるネットワーク構築 2009/4-6 院生ゼミ演習 （週２回） C言語の演習（簡単な暗号プログラム） 論理回路演習（SPICEシミュレーション） 2009/2-3 春季演習 （週１回） ・ネットワーク,Cygwin環境セットアップ ・Cプログラミング，SPICE復習 ・研究紹介 2008/12-2009/1 応用演習 休み（ゼミの無い間）は，３月下旬（春休み）に２～３週間，８月に３～４週間あります． 34

大学院について

„

研究の主体は大学院生

„

学会発表

z M1の秋の「システムLSIワークショップ」＋「デザイン ガイア」が目標です（M2 １名，M1 ５名発表） http://icd.ac.isp.ne.jp/ja/workshop/ z M2には海外発表が目標（M2 １名：サンノゼ） „

対外交流

z ePLX：ルネサステクノロジ z VPEX:UBC z Domino-RSL,ネットワーク：産総研，三菱電機 „

今年のM2の就職先

z 東芝２名，日立１名，ローム，村田製作所， NTTデータ，NTTコムウエア 35

研究室訪問

„

今週（アポイントメントなし，個人研究室）

z10/20（月） 17:30～19:00（このあとすぐ） z10/22（水） 9:30～10:20 z上記以外の個別相談はメイルで予約してください „

配属直前

z研究室院生の発表も予定しています （詳細日程はHPで確認してください） z11/10 (月) 17:30～19:00 研究室デモ展示 z11/11 （火） 午後 院生による研究発表予定 z11/13 （木） 教員（9:00-9:50，14:00-15:00）面談， 院生懇談予定 36

終わりに

„ HDL～レイアウトまで，LSI設計の実践力を修得しよう z 自分のチップを作って評価！ „ 新しいLSIの設計技術を研究して，安全で快適なネット ワークシステムへ応用しよう „ 日進月歩のネットワーク（セキュリティ）技術に興味をもとう „ 歓迎する学生像 z いろいろなことに好奇心があり興味を深める z 自分で考えて行動できる z 責任感を持ってコミュニケーションできる „ 研究室学生のWiki（イントラネット）を見ると当研究室のア クティビティーの一端が感じられるでしょう！ ⇒http://rh5pt200.bkc.ritsumei.ac.jp/wiki/