– 16-
バイト 送受信FIFO
–
レジスタ ロケーションは、‘550
インダストリスタンダードに従う–
受信FIFO
のトリガーポイント：1, 4, 8,14
バイト–
ビルトイン・ボーレート生成– UART
は ソフトウェア またはハードウェア フロー コントロールを適用で きる– RS-485/EIA-485 9-
ビット モード サポート（ 出力イネーブル付き）– RS-485/EIA-485 9-
ビット モード サポート（ 出力イネーブル付き）–
モデム コントロールSSP
–
モトローラのSPI, 4-
線TI
のSSI,
とNational Semiconducto
のMicrowire buses
と互換–
マスタ・スレーブ オペレーションをサポート–
送受信に８フレームFIFO
– 4-
ビット ～16-
ビット フレーム4
シリアル シリアルシリアル
シリアル インターフェースインターフェースインターフェースインターフェース
(1100
とととと1300)
I2C
–
スタンダードのI2C-
準拠のバス インターフェースは、マスタ、スレーブまたは、マ スタ/
スレーブに– Fast-
モード プラス(1M
ビット/sec)
をサポート–
オプション：最大4
つのスレーブアドレスの認識–
モニタ モード ：スレーブアドレスに関係なく全てのI2C
のバストラフィックを監視SDA
SCL I2C
インターフェース インターフェースインターフェース インターフェース
32-
ビットビットビットビット/16-
ビットビットビットビット タイマタイマタイマタイマ(1100
とととと1300)
2 x 32
ビットタイマ、2 x 16
ビットタイマ１つの
32-
ビット・キャプチャ・チャンネル：信号が変化したとき、タイマの値を 取る４つの
32-
ビット・マッチ・レジスタ(
割込みレジスタ一致時のオプション割込み)
–
オペレーションの継続–
タイマのストップ–
タイマのリセット–
タイマのリセット4
つの外部出力：マッチレジスタに応じて(
最大3
つのオプション、16-
ビットタイ マ)
各タイマには、最大
4
つのマッチ・レジスタがありPWM
として使えます（最大3
つの一致信号をもつシングル・エッジのPWM
出力）タイマブロック タイマブロックタイマブロック タイマブロック図図図図
マッチ レジスタ
外部マッチ オペレーション
キャプチャ キャプチャ
その そのその
その他他他他 タイマタイマタイマタイマ
(1100
とととと1300)
ウォッチドック タイマ
–
定期的に再ロードされない場合にチップの内部を リセットする–
デバッグ モード–
入力ソースのし種類が豊富： IRC, メイン クロック, ウォッチドックオシレータシステマチック タイマ
– 10
–
通常10
ミリ秒にセット–
例外 ベクタの専用として使用ADC (1100
とととと1300)
10-
ビットADC (SAR )
10-
ビット 変換時間≥ 2.44 µs
計測範囲: 0
～3.6 V
入力は、
8
つの ピンの中で切り替えバースト変換モード
:
シングルまたは複数ピン入力 オプション：変換のトリガーポイントオプション：変換のトリガーポイント
–
入力 ピンの変化–
タイママッチ信号各チャネルの個々の結果レジスタは、割込みのオーバヘッドを減らす
リセット リセットリセット
リセット ・ソース・ソース・ソース・ソース
(1300
とととと1100)
リセットピン
ウォッチドック
(WDT)
リセット パワーオン リセット(POR)
ブラウンアウト検出