UBRR 4 UBRR 3 UBRR 2 UBRR 1UBRR7UBRR6UBRR5
19. USARTでのSPI動作
19.6. USARTでのMSPIMとSPIの比較
USARTでのMSPI動作は次に関してSPIと完全な互換性があります。
● 主装置動作ﾀｲﾐﾝｸﾞ図
● ｸﾛｯｸ極性選択(UCPOLn)ﾋﾞｯﾄはSPIのSCK極性選択(CPOL)ﾋﾞｯﾄと機能的に同じです。
● ｸﾛｯｸ位相選択(UCPHAn)ﾋﾞｯﾄはSPIのSCK位相選択(CPHA)ﾋﾞｯﾄと機能的に同じです。
● ﾃﾞｰﾀ順選択(UDORDn)ﾋﾞｯﾄはSPIのﾃﾞｰﾀ順選択(DORD)ﾋﾞｯﾄと機能的に同じです。
けれどもUSARTでのMSPI動作がUSART資源を再使用するため、USARTでのMSPI動作はSPIと比較して多少異なります。加えて制 御ﾚｼﾞｽﾀ ﾋﾞｯﾄの差異、主装置動作だけがUSARTでのMSPI動作によって支援されること、2つの部間で異なる次の特質があります。
● USARTでのMSPI動作は送信部の(2重)緩衝部を含みます。SPIは緩衝部を持ちません。
● USARTのMSPI動作での受信部は追加の緩衝段を含みます。
● SPIの上書き(WCOL)ﾋﾞｯﾄはUSARTでのMSPI動作に含まれません。
● SPIの倍速許可(SPI2X)ﾋﾞｯﾄは含まれません。しかし、対応するﾎﾞｰﾚｰﾄ ﾚｼﾞｽﾀ(UBRRn)設定によって同じ効果が達せられます。
● 割り込みﾀｲﾐﾝｸﾞに互換性はありません。
● USARTでのMSPI動作が主装置動作だけのため、ﾋﾟﾝ制御が異なります。
USARTのMSPI動作とSPIでのﾋﾟﾝは右表で示されます。 表19-3. USARTでのMSPIMとSPIのﾋﾟﾝ比較
SPI 備考
USART MSPIM
MOSI 主装置出力のみ TXDn
MISO 主装置入力のみ RXDn
SCK (機能的に同一) XCKn
SS USARTでのMSPIMで未支援 該当なし
19.7. MSPIMでのUSART用ﾚｼﾞｽﾀ
以下の節はUSARTを使用するSPI操作で使用されるﾚｼﾞｽﾀを記述します。
19.7.1. UDRn - USART MSPIMﾃﾞｰﾀ ﾚｼﾞｽﾀ (USART I/O Data Register)
MSPIMでのUSARTﾃﾞｰﾀ ﾚｼﾞｽﾀ(UDRn)の機能と説明は通常のUSART操作と同一です。136頁の「UDRn - USARTﾃﾞｰﾀ ﾚｼﾞｽﾀ」をご 覧ください。
19.7.2. UCSRnA - USART MSPIM制御/状態ﾚｼﾞｽﾀA (USART Control and Status Register A)
RXCn TXCn UDREn - - - -
-7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UCSRnA ($C8)
R R
R R
R R
R/W R
0 1
0 0
0 1
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7 - RXCn : USART受信完了ﾌﾗｸﾞ (USART Receive Complete)
このﾌﾗｸﾞは受信緩衝部に未読ﾃﾞｰﾀがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読ﾃﾞｰﾀも含まない)時に解除 (0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnﾌﾗｸﾞは0になります。RXCnﾌﾗｸﾞは受信完了割り込みを 発生するのに使用できます(USART制御/状態ﾚｼﾞｽﾀB(UCSRnB)の受信完了割り込み許可(RXCIEn)ﾋﾞｯﾄをご覧ください)。
● ﾋﾞｯﾄ6 - TXCn : USART送信完了ﾌﾗｸﾞ (USART Transmit Complete)
このﾌﾗｸﾞは送信ｼﾌﾄ ﾚｼﾞｽﾀ内の完全なﾌﾚｰﾑがｼﾌﾄ出力されてしまい、送信緩衝部(UDRn)に新規ﾃﾞｰﾀが現存しない時に設定(1)さ れます。TXCnﾌﾗｸﾞは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのﾋﾞｯﾄ位置に1を書くことによって解除 (0)できます。TXCnﾌﾗｸﾞは送信完了割り込みを発生できます(UCSRnBの送信完了割り込み許可(TXCIEn)ﾋﾞｯﾄをご覧ください)。
● ﾋﾞｯﾄ5 - UDREn : USART送信ﾃﾞｰﾀ ﾚｼﾞｽﾀ空きﾌﾗｸﾞ (USART Data Register Empty)
UDREnﾌﾗｸﾞは送信緩衝部(UDRn)が新規ﾃﾞｰﾀを受け取る準備ができているかどうかを示します。UDREnが1ならば緩衝部は空で、
従って書かれる準備ができています。UDREnﾌﾗｸﾞは送信緩衝部空き割り込みを発生できます(UCSRnBの送信ﾃﾞｰﾀ ﾚｼﾞｽﾀ空き割り 込み許可(UDRIEn)ﾋﾞｯﾄをご覧ください)。 送信部が準備できているのを示すため、ﾘｾｯﾄ後のUDREnは設定(1)です。
● ﾋﾞｯﾄ4～0 - Res : 予約 (Reserved Bits in MSPI mode)
MSPI動作時、これらのﾋﾞｯﾄは将来の使用に予約されています。将来のﾃﾞﾊﾞｲｽとの共通性のため、これらのﾋﾞｯﾄはUCSRnAが書かれ るとき、0が書かれなければなりません。
19.7.3. UCSRnB - USART MSPIM制御/状態ﾚｼﾞｽﾀB (USART Control nad Status Register B) RXCIEn TXCIEn UDRIEn RXENn TXENn - -
-7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UCSRnB ($C9)
R R
R R/W
R/W R/W
R/W R/W
0 1
1 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7 - RXCIEn : 受信完了割り込み許可 (Receive Complete Interrupt Enable)
このﾋﾞｯﾄへの1書き込みはUSART制御/状態ﾚｼﾞｽﾀA(UCSRnA)の受信完了(RXCn)ﾌﾗｸﾞでの割り込みを許可します。USART受信完 了割り込みはRXCIEnﾋﾞｯﾄが1を書かれ、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)で全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、UCSRnAでRXCnﾌﾗｸﾞが設定 (1)される場合にだけ生成されます。
● ﾋﾞｯﾄ6 - TXCIEn : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)
このﾋﾞｯﾄへの1書き込みはUSART制御/状態ﾚｼﾞｽﾀA(UCSRnA)の送信完了(TXCn)ﾌﾗｸﾞでの割り込みを許可します。USART送信完 了割り込みはTXCIEnﾋﾞｯﾄが1を書かれ、SREGで全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、UCSRnAでTXCnﾌﾗｸﾞが設定(1)される場合に だけ生成されます。
● ﾋﾞｯﾄ5 - UDRIEn : 送信ﾃﾞｰﾀ ﾚｼﾞｽﾀ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)
このﾋﾞｯﾄへの1書き込みはUSART制御/状態ﾚｼﾞｽﾀA(UCSRnA)の送信ﾃﾞｰﾀ ﾚｼﾞｽﾀ空き(UDREn)ﾌﾗｸﾞでの割り込みを許可します。
USART送信ﾃﾞｰﾀ ﾚｼﾞｽﾀ空き割り込みはUDRIEnﾋﾞｯﾄが1を書かれ、SREGで全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、UCSRnAでUDREnﾌ ﾗｸﾞが設定(1)される場合にだけ生成されます。
ﾋﾞｯﾄ4 - RXENn : 受信許可 (Receiver Enable)
● ﾋﾞｯﾄ2～0 - Res : 予約 (Reserved Bits in MSPI mode)
MSPI動作時、これらのﾋﾞｯﾄは将来の使用に予約されています。将来のﾃﾞﾊﾞｲｽとの共通性のため、これらのﾋﾞｯﾄはUCSRnBが書かれ るとき、0が書かれなければなりません。
19.7.4. UCSRnC - USART MSPIM制御/状態ﾚｼﾞｽﾀC (USART Control nad Status Register C) UMSELn1 UMSELn0 - - - UDORDn UCPHAn UCPOLn
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UCSRnC ($CA)
R/W R/W
R/W R
R R
R/W R/W
0 1
1 0
0 0
0 0
Read/Write 初期値
● ﾋﾞｯﾄ7,6 - UMSELn1,0 : USART動作選択 (USART Mode Select)
このﾋﾞｯﾄは表で示されるようにUSART動作種別を選びます。通常USART操作の 完全な記述については、137頁の「UCSRnC - USART制御/状態ﾚｼﾞｽﾀC」をご覧 ください。主装置SPI動作(MSPIM)は両UMSELnﾋﾞｯﾄが1に設定される時に許可さ れます。ﾃﾞｰﾀ順選択(UDORDn)、ｸﾛｯｸ位相選択(UCPHAn)、ｸﾛｯｸ極性選択(UC POLn)はMSPIMが許可されるのと同じ書き込み操作で設定できます。
表19-4. USART動作選択
UMSELn0 動作種別 UMSELn1
0 非同期動作
0 1 同期動作
0 (予約)
1 1 主装置SPI (MSPIM)
● ﾋﾞｯﾄ5～3 - Res : 予約 (Reserved Bits in MSPI mode)
MSPI動作時、これらのﾋﾞｯﾄは将来の使用に予約されています。将来のﾃﾞﾊﾞｲｽとの共通性のため、これらのﾋﾞｯﾄはUCSRnCが書かれ るとき、0が書かれなければなりません。
● ﾋﾞｯﾄ2 - UDORDn : ﾃﾞｰﾀ順選択 (Data Order)
UDORDnﾋﾞｯﾄが1を書かれるとﾃﾞｰﾀ語のLSBが最初に転送されます。UDORDnﾋﾞｯﾄが0を書かれるとMSBが最初に転送されます。詳 細については141頁の「ﾌﾚｰﾑ形式」節をご覧ください。
● ﾋﾞｯﾄ1 - UCPHAn : ｸﾛｯｸ位相選択 (Clock Phase)
このｸﾛｯｸ位相選択(UCPHAn)ﾋﾞｯﾄの設定はﾃﾞｰﾀがXCKnの先行(先)端または後行(後)端で採取/(設定)されるかを決めます。詳細に ついては140頁の「ﾃﾞｰﾀ転送形式」節をご覧ください。
● ﾋﾞｯﾄ0 - UCPOLn : ｸﾛｯｸ極性選択 (Clock Polarity)
ｸﾛｯｸ極性選択(UCPOLn)ﾋﾞｯﾄはXCKnｸﾛｯｸの極性を設定します。UCPOLnとｸﾛｯｸ位相選択(UCPHAn)ﾋﾞｯﾄの組み合わせがﾃﾞｰﾀ転 送のﾀｲﾐﾝｸﾞを決めます。詳細については140頁の「ﾃﾞｰﾀ転送形式」節をご覧ください。
19.7.5. UBRRnH, UBRRnL (UBRRn) - USART MSPIMﾎﾞｰﾚｰﾄ ﾚｼﾞｽﾀ (USART Baud Rate Register)
MSPIMでのﾎﾞｰﾚｰﾄ ﾚｼﾞｽﾀ(UBRRn)の機能と説明は通常のUSART操作と同一です。139頁の「UBRRnH,UBRRnL - USARTﾎﾞｰﾚｰﾄ ﾚ ｼﾞｽﾀ」をご覧ください。