5 新規配線の現実解
5.3 Si CMOS互換光配線とI/O
5.3.1 序論
ダイ上の配線（信号およびクロック分配）と入力/出力（I/O）に対して光配線の現実解が提案されてきている。
ダイ上の配線アプリケーションでは、ピッチ、遅延や電力の留意事項のため、光配線は配線スタックの下位
ンは、パッケージ配線の高い損失によってもたらされる限界を克服し、高パワーイコライゼーションとプリエ ンファシスの必要性を避けるあるいは最小化することによってビット当たりの電力を削減する一方で、帯域 幅集約、帯域幅密度（断面距離あたりの帯域幅、一般的にはGb/s/mmとして測定される）、及び/もしくは通 信距離を増加させることに焦点を当てている。歴史の観点では、光 I/Oは、この技術のおそらく最初のアプ リケーションとして通常認識されている。この技術の集積化を促進するには、既存の基幹設備を活用できる CMOS コンパチブルな光素子とプロセスの開発が最も重要である。重大な進歩が成されているが、この分 野は、大量で低価格なソリューションにとって既存の配線ロードマップへのインターセプトを定義するほどに はまだ十分に熟成していない。
5.3.2 集積化オプション
ダイ上の光配線のための光アーキテクチャ：
ダイ上のオンチップ配線として提案されてきた数多くのアーキテクチャは、以下の二つのカテゴリーの一つ に分類できる：
− 集積化光源アーキテクチャ ：この場合、直接変調光源と検出器が CPU の上に集積化されている。主 な欠点は、大きなダイ上の消費電力/発熱、そして重大な集積化の課題である。
− 外部光源アーキテクチャ：これらの実装は、パッケージもしくはボード上のダイ外部の光源、そしてダイ 上の変調器と検出器を用いる。主な利点はレーザ電力がダイ外部にあることである。主な欠点は、製造 上の複雑さと、光をチップに導く際の高い結合損失である。
上記の双方の場合において、波長特異性フィルター/変調器は、各導波路に複数の独立した信号伝送を 可能にする多重化を実装するために使うことができる。
期待される長所：
− 遅延 ：光配線が金属配線よりも高速になる臨界長を定義することは可能である。光素子の質に依存す る臨界長はミリメートルのオーダーであると見積もられている[69,70]。
− スキューとジッタ― ：光配線の低いレイテンシ―とクロストークの非存在は、低スキューで低ジッタなクロ ック分配に帰結する可能性がある。しかしながら、従来の金属配線で実装された最新のクロック分配設 計はプロセッサの要求を満たすと期待されている。
潜在的な欠点：電力、コスト、集積化の複雑さ
配線階層の中で将来性のある用途：上層金属レイヤーの長距離配線、コア-コア間コミュニケーション
I/Oのための光アーキテクチャ：
提案されている実装のほとんどは二つの基本的なアーキテクチャに分類できる[71,72]：
− CPU上光I/O ：この場合、ほとんどもしくは全ての光素子はCPUの中に集積化される。一部もしくは全 ての CPU内・外情報伝送は光信号を通じて行われる。光源はダイ上もしくはダイ外にあり、直接変調さ れる、もしくはされないかもしれない。
− ディスクリート光I/Oダイ：光I/Oチップは（パッケージ配線を通じて）CPUから電気信号を受信し、それ らを光信号に変換する。同様に、光 I/Oチップは、パッケージ配線使って CPUと情報伝送する電気信 号に変換する光信号を受信する。光源は通常ダイ外にあり、直接変調される、もしくはされないかもし れない。
集積化光 I/Oの主な利点は、電気 I/Oに関連する電力ペナルティを回避することによって、電力を削減で きる可能性を秘めていることである。一方で、パッケージの複雑さが増す代わりに、ディスクリートアーキテク チャは、プロセッサダイ上の光素子集積化に起因する多くのチャレンジングな設計・集積化の制限を排除 する。このアプローチに期待される長所：
高い統合帯域幅、低いビット当たりの電力、長距離情報伝送、プリエンファシス・イコライジングの除去ある いは最小化
課題
信号伝送、クロック分配そして IO 用の光配線の実装は、多数の光素子の開発を要求する。以下に、最も 重大な素子について簡潔に説明する。
光源 は直接変調されるあるいは連続波（例えば非変調）である。前者の場合、光源は電気信号によってオ ン/オフされる。後者の場合、連続スペクトル光源は電気信号によって制御される光変調器とあわせて用い られる。配置の観点では、レーザはダイ外（パッケージもしくはボード）にあり、フォトニクスダイに結合され、
もしくはダイ上に集積化される（通常は CMOSプラットフォームに III-V性能を加える）。鍵となるパラメータ は、出力電力、電力効率、アレイ内のレーザ数、コスト、熱安定性、電気的可変性（電源電圧を変えること で波長を変える）、冷却要求、そして、直接変調光源の場合の速度である。例えば、光源は、面発光レーザ
（VCSELS）、量子ドットレーザ、そして、端面発光半導体ダイオードレーザである。最も広く用いられる波長
は、850、1310、1550nmである。通常の要求は20 Gb/sかより速いスイッチングレートである。全電力の要求 はアプリケーションに依存するが、通常 1W 以下である。これまでのところ、主要な懸念事項は、波長の安 定性、動作条件の信頼性、レーザアレイのコストである。
光検出器 は、ダイ上に集積化される、CMOS ダイに結合される、あるいはパッケージ上に配置される。Ge ベースの金属-半導体-金属そして PIN ダイオード光検出器は、CMOS 互換性の可能性を有しているため、
非常に注目されてきた[73-78]。主要な技術パラメータは感度、動作電圧、入力容量、光結合効率、寸法、
暗電流に対する光電流の比、光結合効率を含む。光検出器に入る光との結合を強めるためのプラズモン を活用した検出器が近年提案されている[79]。光検出器の通常の要求は： 0.4 A/W を超える応答性、1V 以下あるいは等しい電圧での20 Gb/sより高い帯域、そして100℃以上での安定動作である。
変調器とフィルター は連続スペクトル光源との組み合わせで用いられる。変調器の目的は電気信号を用い て光の流れを制御することである。波長依存のフィルターあるいは変調器は多重化の導入に用いられ、こ れは信号導波路/ファイバ内の異なる波長において多重信号の伝送を可能にする。リング共振器やマッハ ツェンダーを含む、多種類の CMOS 互換変調器が文献で提案されてきている。変調器は、例えば、Si の 自由キャリア効果、III-V 族材料の電気光学吸収効果、ペロブスカイトとポリマーの電気光学効果のように、
電気信号を用いて光出力を制御する電気光学効果を活用している。主要な性能パラメータは、挿入損失、
動作電圧、動作周波数、スイッチング電力、変調深さ/吸光度の比、そして面積である。通常の要求は、1V あるいはそれ以下において20 Gb/sより高い帯域、3 dB以下の挿入損失、5 dBを超える吸光深さ、100℃ 以上の動作である。共振器の場合、課題の一つは適切な波長で固定された光源と変調器を維持すること であり、それは重大な電力ペナルティを伴わずに検出システムと制御/フィードバック回路とあわせてオンチ ップ局部ヒータの使用を要求するかもしれない。マッハツェンダーの場合、主要課題は、大きな使用面積、
高いスイッチング電力、高い挿入損失、製造ばらつき、進行波電極ならびに電極と整合した正確な抵抗の 必要性である。
導波路 は最小の損失でチップ上の光伝搬の手段を提供する。それらは、検出器に入る光の効率的結合 だけではなく、”曲げ”や”反転”を可能にする必要がある。導波路と周囲の材料との大きな屈折率のコントラ ストは、きつい回転半径と小さいピッチを可能にする。一般的なCMOS互換の材料とプロセスを用いたダイ 上導波路は広く報告されてきている。例としてSiO2クラッド上のSi、Si3N4、Si3OxNyコアがある[78]。鍵となる 技術パラメータは、単位長さあたりの損失、屈折率コントラスト、ピッチ、達成可能な曲げ半径である。
導波路ファイバ連結器 は、ファイバからチップ上導波路に光を導くため等に使われる。それらの主な結合 アプローチは、（i） 導波路とファイバが端から端まで整列されたファイバ-導波路突き合わせ結合、（ii） ファ イバが平面導波路に集中する格子構造の角度で光を当てる格子結合器、（iii） 特別に改造されたファイバ と導波路間のエバネッセント結合である。いくつかの場合において、鏡とレンズアレイも結合を可能にする ために導入される。メリットのカギとなるものは、結合効率、コストとパッケージの位置合わせ許容値である。
結合の挿入損失は光電力バジェットに本質的に支配的である。主な課題は、アセンブリコストを削減するた