6.1
環境・安全・健康（ ESH ）
人間や環境に対する化学物質リスクに重点を置いた評価の増加や、非常に有害とされる化学物質の販売 や使用を制限する動きがあるように、化学物質規制は世界的に展開し続けている。2010 年代半ばまでに、
非金属導体（ナノカーボンのような）やエアギャップ技術も含めて、全く新しい配線材料の出現する可能性 がある。したがって、新規の化学物質・材料やプロセスに伴う排出物と、ESH との関係を調査する必要が生 じてくる（特に、ナノ材料の ESH 特性の不完全な現行の定義を与えられているものと）。すべての新しい材 料を基礎研究から量産プロセス開発まで ESHの観点で評価すること、そして最も"グリーン"な解決策（もち ろん技術要求も満たし）を選択することが重要である。世界的な化学物質に対する規制の増加は化学物質 の使用制限あるいは禁止へ導いてしまう可能性がある為、研究・開発の早い段階で、ESH アセスメントを組 み入れていくべきである。
このような配線材料の劇的変化に伴い、いよいよアディティブ法が使われる可能性が出てきた。これは数十 年使われてきた露光プロセスを基本とするサブトラクティブ法からの革新的な転換であるが、プロセスの簡 素化といった優位性とともに、得られるであろうESHに対する利点は大きいと思われる。
平坦化は用途が増えており、平坦化特有の問題として消耗材（スラリー、パッド、洗浄ブラシなど）に加えて 薬液や純水の大量使用という課題があげられる。純水の消費が少ない平坦化プロセスの開発が望まれる。
平坦化や後洗浄に使用された純水をリサイクルや再生するのも一つの解決策であろう。先端 CMP で使わ れるスラリーは、規制され始めているナノ粒子を含み、未知の ESHの懸念が生じる可能性がある。これらナ ノ粒子の環境運命や環境影響、また如何に人々や環境への曝露を最小限にするかの最善策を理解する ことが重要である。
配線工程のプラズマエッチングおよびチャンバクリーニングでは地球温暖化係数（GWP）の高いFガス
（fluorinated greenhouse gases）が多用されている。他にも高GWPガスとしてN2O（酸窒化膜の成膜に使用）
がある。産業界は、自主的な温室効果ガス（greenhouse gas：GHG）排出量の報告や削減の時代から、法令 規定の時代へと移っている。温室効果ガス排出量予測の精度を上げるために、半導体業界は配線工程か らの温室効果ガス排出量を明らかにする必要がある。450mm装置・プロセスの開発において、排出量の評 価は欠くことができない。チャンバクリーニングでは、Fガスの排出量を最小限にするプロセスが実施されて いる。しかしながら、カーボンを含有した低誘電率膜をフッ素系ガスで除去すると、副生成物として、たとえ ばCF4やC2F6といったFガスが排出されてしまう。現在、絶縁膜のプラズマエッチングでは、ほとんどすべてF ガスがベースとなっているため、副生成物または未反応初期物質としてFガス排出量は、管理されなければ ならない。半導体業界の短期目標として、規格化されたFガス排出量を、2010 年のベースラインから 2020
年までに 30%削減することが設定された。この目標を達成するために、また、これらの化学物質を引き続き
使用し続けられるために、半導体業界は、プロセスの最適化、代替ガスの使用、あるいは除害といった手段 によって、温室効果ガスの排出量を削減し続ける必要がある。フッ素系冷媒もまた高い地球温暖化係数
（global warming potentials：GWP）を有しており、これらの排出量も最小限にしなければならない。3D技術 と呼ばれるチップ間配線技術が登場し、急速な成長が期待されているが、これが新たなPFCの大量使用工 程を生むこととなった。SF6などのFガスを使うTSVエッチングプロセスである。この新しいアプリケーションは、
半導体業界やFガス削減の新目標を達成しようとする業界の取り組みにとって、更なる大きな負担である。
TSVのエッチングプロセスからの排出量を明らかにし、排出係数を確定することが急務である。加えて、技 術要件を満たしつつFガスの使用量や排出量を最小限にするTSVエッチングプロセスの開発が必要である。
省エネについては、PECVDやドライエッチャーやCMPなどの装置の省電力化が必要である。また補機類 の省エネも求められる。プラズマプロセスはエネルギー消費が多い上、ガス使用効率も悪い。エッチングプ ロセスでは原理上 10～30％しか解離しない場合も多い。将来の装置のために省エネプラズマシステムの 研究開発が求められる。エッチャーやCVD装置にはPOU（Point-of-use）のチラーや熱交換器が使用されて おり真空中のウェーハやチャンバの温度管理を行っている。加熱・冷却制御システムの効率化、たとえば 温度制御で加熱機構と冷却機構が同時作動するのをやめる工夫により、エネルギー消費の低減と制御性 の向上の両方に貢献できる可能性もある。冷却水によって装置を冷やすほうがクリーンルームに熱を放出 するより工場全体の省エネには有利である。
配線分野の解決策候補としては、低 ESH 負荷 CMP プロセス（たとえばスラリー・リサイクルやスラリーレス
CMP）、ゼロ Fガス排気 TSVエッチング、低コスト高効率プラズマエッチ排気用除害、低温ウェーハ洗浄、
低容積 CVD・ALD チャンバ、ALD プロセスのスループット向上（省資源化）、プロセス要求ベースの真空 引きスピード制御、プロセス・非プロセスにかかわらず高温処理の削減、加熱機器・冷却機器の可変制御、
などがあげられる。
6.2
チップ - パッケージ相互干渉（ CPI ）
従来の多層配線では、SiO2、SiN、 SiC、 SiCNといった一般的な絶縁膜の積層中にAlやCuが埋め込まれ ている。通常のプロセス工程でのこれら標準的な材料においてさえ、継続的なスケーリングにおけるCPI管 理はますます困難になる。ワイヤーボンディング、フリップチップ・ボンディング、C4（controlled collapse chip connection）、アドバンスト・スケール、ウェーハレベルパッケージなどの手段によらず、チップと有機基板あ るいはその他のパッケージ材料との間の熱膨張係数差によって応力が誘発され、ダイシングソーによるチッ
が発生する場合がある。誘発された応力を軽減するために、いくつかの対策が提案されている。たとえば、
ポリイミドや厚膜金属層の導入は、パッケージとチップ間の応力を緩和する効果がある。また、特殊設計ル ールやチップコーナー部におけるキープアウトゾーンも効果的な対策である。更に、チップ最外周部へのク ラック防止リング導入やボンディングパッドの構造や配置の最適化、これらすべてがシステム内におけるクラ ックや剥離の可能性を最小限とするのに寄与している。
現在の最先端 Cu/low-κ多層配線において、機械強度の低い Low-κ膜やポーラス ULK膜の導入は、チ ップ上の配線と、後に続く実装工程との相性を悪くさせる[1-3]。これは、Low-κ 膜や ULK 膜の持ついくつ かの大きな欠点のためである。低ヤング率、低強度、低結合力、高熱膨張係数、低密着力、高吸水性、低 熱伝導率、これらすべてが、CPI劣化の原因である。
アセンブリとパッケージングの観点から、上記のLow-κ膜及びULK膜の特性は、従来のSiO2、SiN、 SiC、
SiCNのような層間絶縁膜が持つそれぞれの特性に比べて、大幅に劣っている。加えて、フリップチップ・ボ ンディング、新規Cuピラー構造、新ウェーハレベルパッケージやSiP構造、これらにおいて鉛フリーはんだ 使用遵守の必要がある。したがって、以下を開発及び使用しなければならない。
y チップ上での、最終パッシベーション膜とポリイミド膜積層の最適化による応力緩衝[4]
y 新Low-κ膜・ULK膜と機械的特性の互換性のある新パッケージング材料
y ソー起因のクラックを軽減するためのソーダイシング前のレーザ・プレ・スクライビング
y チップ内のアクティブ領域への水分浸透やクラック伝播を防止するための、部分犠牲シールリングの導 入[5-7]
y パッド・エンフォースメントおよび/または機械的支持構造の導入[4]
y バンプ下地金属（UBM）の最適化
y 微小圧もしくは非接触プロービングのコンセプト
y Low-κ膜/ULK膜特殊設計ルールや配置制限の追加
y Low-κ膜/ULK膜起因の新規CPI課題に感度の高いテスト構造やテストチップ
y フル積層 BEOL構造でのアセンブリやテストが可能になる前に、新規配線材料やインテグレーション案 での早期CPIスクリーニングを行うための時間短縮方法やモニタ
y CPI信頼性試験方法の改善
上記すべての件の開発や最適化は、チップ-パッケージ-ボード相互干渉（CPBI）のやや複雑な熱力学的 モデリングやシミュレーションにサポートされる必要がある。一般に、CPBI 応力を計算するための有限要素
（FE）モデルは、細分化の異なるレベルで設定される[8,9]。
1）チップ-パッケージ、はんだボール接続と、プリント基板との間の応力の、パッケージ-ボードレベルでのア ドレッシング（数mmオーダー）
2） チップ、フリップチップ・バンプや Cuピラーと、パッケージ基板、たとえば有機基板やSiインターポーザ との間のパッケージ応力の、チップ-パッケージレベルでの計算（数百μmオーダー）
3） クラックの発生元、高応力箇所、最も可能性のある不良個所などを特定するための Cu/low-κ 配線積層 内での、パッケージに関連する応力の、オンチップ配線レベルでのアドレッシング（数µm オーダーまた はそれ以下）
確かに、この CPBIモデリングやシミュレーションはかなり厳しい作業であり、多くの新規開発案件やソフトウ ェアベンダーからのサポートが必要であるのは明らかである。
総合的にみても、今日あるいは将来の最先端テクノロジーノードにおいて出来が良く革新的で高信頼性の 製品を製造するためには、多くの異なる分野からの専門家間で、今まで以上の積極的な対話や協力が必 要となる。継続的なスケーリングだけでなく新たな 3D アーキテクチャ導入において業界が直面するであろ う課題をうまく成功に導くために、設計・FEOL・BEOL・実装・テストなどのエンジニアから成るチームは、材 料や装置のサプライヤと一致協力しなければならない。設計の早い段階で問題を解明するためには、業界 に対して新規先端モデリングやシミュレーションの補佐が必要となってくる。更に、斬新な先端計測技術や 不良解析技術は、開発の早い段階で効率的に懸念領域を特定するのに必要とされる。そして最後に、全 体的なシステムコストに直結し最終的な成功の要因である歩留まりや信頼性においては、今まで同様、継