SATA

シ リ アル ATA (SATA) プ ロ ト コ ルは、主に ス ト レージデバ イ ス に使用 さ れていた古いパ ラ レル ATA (ま たは IDE) イ ン タ ーフ ェ イ ス に代わ る テ ク ノ ロ ジ と し て設計 さ れま し た。SATA は ATA/ATAPI コ マ ン ド セ ッ ト を使用 し てい ますが、

レー ト が 1.5 Gb/s (SATA のジ ェ ネ レーシ ョ ン 1)、3.0 Gb/s (ジ ェ ネ レーシ ョ ン 2)、ま たは 6.0 Gb/s (ジ ェ ネ レーシ ョ ン 3) の差動 ワ イ ヤ ペア上のシ リ アル通信を使用 し ます。 シ リ アル デー タ は 8B/10B でエン コ ー ド さ れてお り 、DC バ ラ ン ス を確実にす る ためデー タ パ タ ーンに十分な遷移があ る よ う に し 、 ま た ク ロ ッ クデー タ リ カバ リ 回路が入力デー タ パ タ ーンか ら ク ロ ッ ク を抽出で き る よ う に し てい ます。

Zynq UltraScale+ MPSoC のプ ロ セ ッ シ ン グシ ス テ ム (PS) の SATA ブ ロ ッ ク は、AHCI に準拠す る コ マ ン ド レ イ ヤーを 含む高パフ ォーマ ン ス のデ ュ アル ポー ト SATA ホ ス ト コ ン ト ロ ー ラ ーです。 こ の コ マ ン ド レ イ ヤーでは、 ネ イ テ ィ ブコ マ ン ド キ ュ ー、 ポー ト 乗算器を採用す る シ ス テ ムの フ レーム情報構造 (FIS) ベース の ス イ ッ チン グ な ど のア ド バン ス機能がサポー ト さ れてい ます。

基準 ク ロ ッ ク

• ビデオ基準 ク ロ ッ ク: 詳細は、「 ク ロ ッ ク 設定」 を参照 し て く だ さ い。

• PSS 代替基準 ク ロ ッ ク: 詳細は、「 ク ロ ッ ク 設定」 を参照 し て く だ さ い。

X-Ref Target - Figure 3-22

図 3-22: DisplayPort の設定

X-Ref Target - Figure 3-23

図 3-23: SATA の設定

ク ロ ッ ク設定

Zynq UltraScale+ MPSoC にはプ ロ グ ラ ム可能な ク ロ ッ ク ジ ェ ネ レー タ ーが含まれてお り 、 有限入力周波数 ク ロ ッ ク を取 り 込み、 プ ロ セ ッ シ ン グシ ス テ ム (PS) の位相 ロ ッ クループ (PLL) ブ ロ ッ ク を使用 し て複数の ク ロ ッ ク を生成 し ます。 各 PLL か ら の出力 ク ロ ッ ク は、PS ペ リ フ ェ ラ ルへの基準 ク ロ ッ ク と し て使用 さ れます。

Zynq UltraScale+ MPSoC には PLL が 5 つあ り 、PS サブシ ス テ ムで使用 さ れ る さ ま ざ ま な ク ロ ッ ク を生成 し ます。

• DDR PLL (DPLL): 主に DDR コ ン ト ロ ー ラ ーの ク ロ ッ ク を生成す る のに使用 さ れます。

• APU PLL (APLL): 主に APU の ク ロ ッ ク を生成す る のに使用 さ れます。

• RPU PLL (RPLL): 主に RPU の ク ロ ッ ク を生成す る のに使用 さ れます。

• I/O PLL (IOPLL): 主にペ リ フ ェ ラ ル I/O の ク ロ ッ ク を生成す る のに使用 さ れます。

• ビデオ PLL (VPLL): PS サブシ ス テ ムで使用 さ れ る ビデオ ブ ロ ッ ク の ク ロ ッ ク を生成 し ます。

PLL は、 関連付け ら れてい る 電力 ド メ イ ンに基づいて グループ分け さ れてい ます。

• 低消費電力 ド メ イ ンの PLL:

° I/O PLL (IOPLL): すべての低速ペ リ フ ェ ラ ルお よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

° RPU PLL (RPLL): Cortex-R5 CPU お よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

• フル電力 ド メ イ ンの PLL:

° APU PLL (APLL): Cortex-A53 CPU お よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

° ビデオ PLL (VPLL): ビデオ I/O の ク ロ ッ ク を供給 し ます。

° DDR PLL (DPLL): DDR コ ン ト ロ ー ラ ー お よ び イ ン タ ー コ ネ ク ト の一部の ク ロ ッ ク を供給 し ます。

° DDR PHY: DDR PHY の ク ロ ッ ク を供給する ため、 独自の PHY PLL (PPLL) を提供 し ます。

Zynq UltraScale+ MPSoC デバ イ ス の ク ロ ッ ク を設定す る には、 次のいずれかの方法を使用 し ます。

• [PS UltraScale+ Block Design] ページの Zynq ブ ロ ッ ク 図で [Clocking] ブ ロ ッ ク を ク リ ッ ク し ます。

• Page Navigator で [Clock Configuration] を ク リ ッ ク し ます。

入力 ク ロ ッ ク を設定す る には、 次の図に示す よ う に [Input Clocks] タ ブ を ク リ ッ ク し ます。

X-Ref Target - Figure 3-24

図 3-24: [Clock Configuration] ページ: [Input Clocks] タ ブ

出力 ク ロ ッ ク を設定す る には、[Clock Configuration] ページで [Output Clocks] タ ブ を ク リ ッ ク し ます。

DDR

Zynq UltraScale+ MPSoC DDR サブシ ス テ ムは、6 つの AXI イ ン タ ーフ ェ イ ス を介 し て MPSoC の残 り の部分に接続 し ます。 デー タ パ ス の 1 つは リ アル タ イ ムプ ロ セ ッ シ ン グユニ ッ ト (RPU) に、2 つはキ ャ ッ シ ュ コ ヒ ーレ ン ト の イ ン タ ー コ ネ ク ト (CCI-400) に接続 さ れます。 ほかはマルチプ レ ク サーを介 し て DisplayPort コ ン ト ロ ー ラ ー、 フル電力 ド メ イ ンの DMA コ ン ト ロ ー ラ ー (FPD-DMA)、 お よ びプ ロ グ ラ マブル ロ ジ ッ ク (PL) に接続 さ れます。6 つの イ ン タ ー フ ェ イ ス の う ち、5 つが 128 ビ ッ ト 幅で、 最後の 1 つ (RPU に接続 さ れてい る) は 64 ビ ッ ト 幅です。

X-Ref Target - Figure 3-25

図 3-25: [Clock Configuration] ページ: [Output Clocks] タ ブ

DDR サブシ ス テ ムでは、DDR3、DDR3L、LPDDR3、DDR4、 お よ び LPDDR4 がサポー ト さ れます。AXI バ ス イ ン タ ーフ ェ イ ス を使用 し て コ ン ト ロ ー ラ ーに接続 さ れてい る 6 つのアプ リ ケーシ ョ ン ホ ス ト ポー ト か ら の読み出 し お よ び書 き 込み要求を受諾で き ます。 こ れ ら の要求は内部でキ ュ ーに入れ ら れ、SDRAM へのア ク セ ス が ス ケ ジ ュ ー リ ン グ さ れます。 メ モ リ コ ン ト ロ ー ラ ーは、SDRAM に対 し てデー タ の読み出 し お よ び書 き 込みを実行す る PHY モ ジ ュ ールへの イ ン タ ーフ ェ イ ス と な る DDR PHY イ ン タ ーフ ェ イ ス (DFI) で コ マ ン ド を発行 し ます。

DDR は、 次のいずれかの方法で設定で き ます。

X-Ref Target - Figure 3-26

図 3-26: [DDR Configuration] ページ

PS - PL の設定

Zynq UltraScale+ MPSoC では、1 つのデバ イ ス に多機能な ク ワ ッ ド コ ア ARM Cortex-A53 MPCore ベース のプ ロ セ ッ シ ン グシ ス テ ム (PS) と ザ イ リ ン ク スプ ロ グ ラ マブルロ ジ ッ ク (PL) が統合 さ れてい ます。 各 Zynq UltraScale+ MPSoC の PS は同 じ ですが、PL お よ び I/O リ ソ ース はデバ イ ス間で異な り ます。

PS と PL は、 複数の イ ン タ ーフ ェ イ スお よ び信号を使用 し て、 緊密に ま たは緩 く 組み合わせ る こ と がで き ます。 こ

れに よ り 、 ユーザーが作成 し たハー ド ウ ェ アア ク セ ラ レー タ お よ びその他の機能を PL ロ ジ ッ ク に効果的に統合で き ます。 こ れ ら のア ク セ ラ レー タ お よ びその他の機能はプ ロ セ ッ サにア ク セ ス で き 、 ま た PS の メ モ リ リ ソ ース に も ア ク セ ス で き ます。 デザ イ ンに Zynq UltraScale+ MPSoC を使用す る と 、PL でカ ス タ マ イ ズ さ れた アプ リ ケーシ ョ ンに よ り 最終的な製品を差別化で き ます。

X-Ref Target - Figure 3-27

図 3-27: [PS-PL Configuration] ページ

PS のプ ロ セ ッ サは常に最初にブー ト す る ため、PL コ ン フ ィ ギ ュ レーシ ョ ンに ソ フ ト ウ ェ ア を中心 と し た アプ ロ ーチ が可能にな り ます。PL はブー ト プ ロ セ ス の一部 と し て コ ン フ ィ ギ ュ レーシ ョ ンす る か、 後で コ ン フ ィ ギ ュ レーシ ョ ンで き ます。PL は完全に リ コ ン フ ィ ギ ュ レーシ ョ ン可能で、 ダ イ ナ ミ ッ ク パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ンで 使用で き ます。 パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ン (PR) を利用す る と 、 プ ロ グ ラ マブル ロ ジ ッ ク の一部を コ ン フ ィ ギ ュ レーシ ョ ンで き ます。 係数のア ッ プデー ト や、 アルゴ リ ズ ム を入れ替え て PL リ ソ ース を時分割す る な ど の デザ イ ン変更が可能にな り ます。 後者の機能は ソ フ ト ウ ェ ア モジ ュ ールを ダ イ ナ ミ ッ ク に読み込んだ り 削除 し た り す る のに似てい ます。PL コ ン フ ィ ギ ュ レーシ ョ ンデー タ はビ ッ ト ス ト リ ーム と 呼ばれます。 詳細は、 『Vivado Design Suite ユーザー ガ イ ド: パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ン』 (UG909) [参照14] を参照 し て く だ さ い。

PL は、PS と は別の電力 ド メ イ ンに配置で き ます。 そのため、PL を完全にシ ャ ッ ト ダ ウ ン し て消費電力を削減で き

ます。 こ のモー ド では、PL は ス タ テ ィ ッ ク 電力 も ダ イ ナ ミ ッ ク 電力 も 消費 し ないため、 デバ イ ス の消費電力を大幅 に削減で き ます。 こ のモー ド か ら 抜け る と き は、PL を リ コ ン フ ィ ギ ュ レーシ ョ ンす る 必要があ り ます。 特定のアプ リ ケーシ ョ ンで PL の リ コ ン フ ィ ギ ュ レーシ ョ ンにかか る 時間はビ ッ ト ス ト リ ームのサ イ ズに よ る ので、 それを考慮 す る 必要があ り ます。

PS は汎用 イ ン タ ー コ ネ ク ト ブ ロ ッ ク を使用 し て PL と 通信 し ます。 こ れ ら のブ ロ ッ ク では、PL と PS 間のデー タ 転 送、 割 り 込み、 ク ロ ッ ク 、 リ セ ッ ト 用に さ ま ざ ま な イ ン タ ーフ ェ イ ス がサポー ト さ れてお り 、 ま た PL I/O に配線す る ため PS ペ リ フ ェ ラ ルを PL に接続 し てい ます。 さ ら に、 デバ ッ グ ク ロ ス ト リ ガーお よ び ト レース イ ン タ ーフ ェ イ ス で、 統合ハー ド ウ ェ ア/ソ フ ト ウ ェ アコ ー ドデバ ッ グがサポー ト さ れてい ます。

• AXI イ ン タ ーフ ェ イ ス では次の も のが提供 さ れます。

° 高パフ ォーマ ン ス の AXI4 イ ン タ ーフ ェ イ ス (PS での FIFO サポー ト 付 き)。 - 可変のネ イ テ ィ ブ PL バ スデー タ 幅サポー ト (32、64、128)。

- 独立 し た読み出 し お よ び書 き 込み ク ロ ッ ク のサポー ト 。

- ア ド レ ス変換のためのシ ス テ ム メ モ リ 管理ユニ ッ ト (SMMU) を介 し たパ ス (PL に仮想ア ド レ ス を使用 可能)。

- 3 つの イ ン タ ーフ ェ イ ス でキ ャ ッ シ ュ コ ヒ ーレ ン ト イ ン タ ー コ ネ ク ト (CCI) を介 し た I/O コ ヒ ーレ ン シ をサポー ト 。

° 低消費電力 ド メ イ ン (LPD) と PL の間の レ イ テ ン シが短い専用パス。

° 一貫性を保つためのア ク セ ラ レー タ コ ヒ ーレ ン シポー ト (ACP) イ ン タ ーフ ェ イ スお よ び APU の L2 キ ャ ッ シ ュ への直接割 り 当て。

° フルコ ヒ ーレ ン シ用の AXI コ ヒ ーレ ン シ拡張 (ACE) イ ン タ ーフ ェ イ ス。I/O コ ヒ ーレ ン シ用の ACE-LITE と し て使用可能。

• 汎用入力に 32 ビ ッ ト 、PL と の通信用のプ ラ ッ ト フ ォーム管理ユニ ッ ト (PMU) か ら の出力に 32 ビ ッ ト 。

• 16 個の共有割 り 込みお よ び 4 個のプ ロ セ ッ サ間割 り 込み。

• ギガ ビ ッ ト イ ーサネ ッ ト コ ン ト ロ ー ラ ー (GEM) か ら の専用 イ ン タ ーフ ェ イ スお よ び DisplayPort プ ロ ト コ ル。

ア ド バン ス設定

[Advanced Configuration] ページは、[Switch to Advanced Mode] チ ェ ッ ク ボ ッ ク ス を オン し た場合にのみ表示 さ れま す。 こ のページには Page Navigator で [Advanced Configuration] を選択す る と ア ク セ ス で き ます。

こ のページで さ ま ざ ま な ア ド バン ス オプシ ョ ン を設定で き ます。

X-Ref Target - Figure 3-28

図 3-28: [Advanced Configuration] ページ

PCIe の設定

ア ド バン ス設定モー ド では、Page Navigator か ら [PCIe Configuration] ページにア ク セ ス で き ます。[I/O Configuration]

→ [High Speed] → [PCIe] か ら [PCIe interface] を オンにす る と 、 こ のページで PCIe イ ン タ ーフ ェ イ ス のア ド バン スパ ラ メ ー タ ーを入力で き ます。

X-Ref Target - Figure 3-29

図 3-29: [PCIe Configuration] ページ

デザイ ンの完了

デザ イ ンの完了については、第2章 「エンベデ ッ ド デザ イ ンでの Zynq-7000 プ ロ セ ッ サの使用」 の次の ト ピ ッ ク を 参照 し て く だ さ い。

• 35ページの 「設計ア シ ス タ ン ス を使用 し た接続」

• 41ページの 「I/O ポー ト の手動作成 と 接続」

• 41ページの 「設計ア シ ス タ ン ス」

• 43ページの 「IP イ ン テ グ レー タ ーでのプ ラ ッ ト フ ォームボー ド フ ロ ー」

• 44ページの 「[Address Editor] ウ ィ ン ド ウ での メ モ リ マ ッ プ」

• 44ページの 「デザ イ ンルールチ ェ ッ ク の実行」

• 44ページの 「ブ ロ ッ クデザ イ ンの最上位デザ イ ンへの統合」

エ ンベデ ッ ド デザイ ン での MicroBlaze プ ロ セ ッ サの使用

MicroBlaze プ ロ セ ッ サ デザイ ンの概要

Vivado IDE の IP イ ン テ グ レー タ ーは、 プ ロ セ ッ サ ベース のシ ス テ ム を統合す る 優れた ツールです。

MicroBlaze™ エンベデ ッ ド プ ロ セ ッ サは、 ザ イ リ ン ク ス フ ィ ール ド プ ロ グ ラ マブル ゲー ト ア レ イ (FPGA) の イ ンプ リ メ ン テーシ ョ ン用に最適化 さ れた RISC (Reduced Instruction Set Computer) コ アです。

図4-1 に、MicroBlaze コ アのブ ロ ッ ク デザ イ ン を示 し ます。

MicroBlaze プ ロ セ ッ サは、 詳細に設定可能なので、 デザ イ ンに必要な特定の機能セ ッ ト を選択で き ます。

X-Ref Target - Figure 4-1

図 4-1: MicroBlaze コ アのブ ロ ッ クデザイ ン

プ ロ セ ッ サの固定機能セ ッ ト には、 次の も のがあ り ます。

• 32 個の 32 ビ ッ ト 汎用レ ジ ス タ

• オペ ラ ン ド 3 つ と ア ド レ ス指定モー ド 2 つを含む 32 ビ ッ ト 命令ワ ー ド

• 32 ビ ッ ト のア ド レ スバ ス、 デー タ 側は 64 ビ ッ ト に拡張可能

• 単一発行のパ イ プ ラ イ ン

MicroBlaze プ ロ セ ッ サでは、 こ れ ら の固定機能のほか、 パ ラ メ ー タ ー値を設定 し て追加機能を選択で き ます。

推奨:古いバージ ョ ン (サポー ト さ れな く な っ た も の) の MicroBlaze では、 こ の資料で説明す る オプシ ョ ンの機能の一 部のみがサポー ト さ れます。 最新バージ ョ ンの MicroBlaze (v9.0) では、 すべてのオプシ ョ ンがサポー ト さ れます。 新

し いデザ イ ンには最新バージ ョ ンの MicroBlaze を使用す る よ う に し て く だ さ い。

詳細は、 『MicroBlaze プ ロ セ ッ サ リ フ ァ レ ン ス ガ イ ド 』 (UG984) [参照10] を参照 し て く だ さ い。

MicroBlaze プ ロ セ ッ サを含む IP イ ン テグ レー タ ー デザ イ ンの作成

MicroBlaze プ ロ セ ッ サ を使用 し た設計は、Vivado IDE を使用 し た場合 と ISE® Design Suite お よ びエンベデ ッ ド 開発 キ ッ ト (EDK) を使用 し た場合で異な り ます。

Vivado IDE では、 エンベデ ッ ド 開発に IP イ ン テ グ レー タ ーを使用 し ます。IP イ ン テ グ レー タ ーは、GUI ベース の イ ン タ ーフ ェ イ ス で、 複雑な IP サブシ ス テ ム を統合で き ます。

複雑なデザ イ ンに対応す る ため、Vivado IDE の IP カ タ ロ グか ら さ ま ざ ま な IP が提供 さ れてい ます。IP カ タ ロ グにカ ス タ ム IP を追加す る こ と も で き ます。