第二章 電源回路高効率化の研究
3.5 Phase Shifted Full Bridge(PSFB)の実装回路と制御ブロック
50 モリ位置に格納される。
51
図3. 17 PSFBシステムブロック図
図3. 18は相の単純化したPSFB回路を示している。MOSFETスイッチQA、QB、
QC、QDはトランス T1の 1 次側のフルブリッジを形成している。QAおよび QBは、互 いに位相がずれてデューティ50％と180度に切り替えられる。同様に、QC及びQDは、
互いに位相がずれてデューティ50％と180度に切り替えられる。フルブリッジの足QC
―QDのPWMスイッチ信号はQA―QBの信号に対して位相シフトしている。この位相 シフト量は順番に伝達されるエネルギーの量を決定し、斜めのスイッチ間のオーバーラ ップの量を決定する。D1とD2は二次側のダブラ整流を提供する。Lo及びCoは出力フ ィルタを構成する。インダクタLRとMOSFET容量はトランスの漏れインダクタンス に共振動作用を提供し、ゼロ電圧スイッチング（ZVS）を容易にする。トランスT1の 両側に2つの異なるグランドG1とG2に注意してください。図3. 19は図3. 18のシ ステムのスイッチング波形を示している。
図3. 18 Phase Shifted Full Bridge回路
52 図3. 19 PSFB PWM波形
3.5.1.1 ソフトウェアの概要 - VMC
HVPSFB_VMC プロジェクトは「C-background/ASM-ISR」のフレームワークを利
用した。アプリケーションのメイン支援プログラムとして主に C コードを使用し、す べてのシステム管理タスク、意思決定、インテリジェンスおよびホストとの対話を担当 していた。アセンブリコードは、厳密にすべての重要な制御コードを実行し、一般的に、
これはADCの読取り、制御計算、およびPWMとDACの更新が含まれているISR（割 り込み機能）などに限定されている。図3. 20このプロジェクトのための一般的なソフ トウェアのフローを示している。
図3. 20 VMCソフトウェアフロー
図3. 21に2極の2つの零コントローラは、電圧ループのために使用される。アプリ
ケーションの制御ループ要件PIのようないくつかの他のコントローラ·ブロック、3極
3 - ゼロ等に応じて使用することもできる。図に見られるように、電圧ループ·ブロッ
クは100 KHzで実行される。 CNTL2P2Z はIIRフィルタ構造の2次補償器である。
この関数はすべての周辺機器とは独立であり、従ってCNF関数呼び出し必要がない。
53 システムは1つの電圧帰還ループによって制御される。図3. 20 VMCソフトウェア フロー制御ブロックが実行される速度を示した。例えば、電圧コントローラは100kHz の速度で実行される（PWM スイッチング周波数と同じ）。 検知された出力電圧
（Adc_Vfbout）は電圧制御における電圧基準指令（VfbSetSlewed）と比較される。電 圧制御回路の出力は直接にフルブリッジの二つの脚部の PWM 信号の位相シフトを制 御する。これはフルブリッジの二つ脚のオーバーラップ量を決定し、出力電圧が調整さ れる。dbAtoP_leg と dbPtoA_leg 値はデッドバンド値を提供し、負荷範囲にわたって
ZVS/ LVSを達成するために使用される。
図3. 21 VMCコントロール·フロー
4 実験結果
実験の進め法案は三つステップで行う。ステップ1はリンク電圧の効率改善効果の検 証である。まずはPFC＋DC/DCでリンク電圧を制御することでの改善効果の程度を算 出し、そして実際のボードで検証し、入力電圧、出力電流をモニタリングして、リンク 電圧の最適制御方法を確立する。
ステップ2はPWM周波数の制御での効率改善効果を検証である。PFCとDC/DC、
それぞれについてPWM周波数を制御での改善効果を算出し、入力電圧、出力電流をモ ニタリングして、PWM周波数（リンク電圧）の最適御方法を確定する。
ステップ 3 は PFC と DC/DC コンバータに対して同様に商用周波数の 1 周期内で PWM周波数を変更することで効率化UPとなるかを検討し、効果がある場合には、そ の制御方法（プログラム）を開発する。