JTAG コンフィグレーションによる MAX 10 デバイスのコンフィグレーション

3 MAX 10 FPGA コンフィグレーション・デザインのガイドライン

3.2 JTAG コンフィグレーションによる MAX 10 デバイスのコンフィグレーション

Quartus Prime ソフトウェアは、JTAG コンフィグレーションに使用できる.sof を生成します。

Quartus Prime ソフトウェア・プログラマーとダウンロード・ケーブルを使用して、 MAX 10 デバイスを直接コンフィグレーションすることができます。

あるいは、他のサードパーティーのプログラマー・ツールによって、Jam STAPL（Standard Test and Programming Language）形式ファイル（.jam）、またはJAM Byte Code File（.jbc）を使用することもできます。

関連情報

AN 425: Using the Command-Line Jam STAPL Solution for Device Programming

3.2.1 JTAG コンフィグレーションのセットアップ

図 -12: ダウンロード・ケーブルを使用したJTAG シングル・デバイス・コンフィグレーションの接続セットアッ プ

10M02 デバイスでは、VCCIO バンク1 に接続し、その他のすべての MAX 10 デバイスでは、VCCIO バンク1B に接続します。

nSTATUS CONF_DONE nCONFIG

JTAGEN TCK TDO TMS TDI 10 kΩ 10 kΩ 10 kΩ

VCCIO Bank 8

MAX 10

2 4 6 8 10 3 5 7 9 1

1 kΩ

VCCIO Bank 1 or 1B

Download Cable (JTAG Mode) 10-Pin Male Header To use JTAGEN pin, you must enable the JTAG pin sharing.

In user mode, to use JTAG pins as:

- Regular I/O pins: Tie the JTAGEN pin to a weak 1-kΩ pull-down.

- Dedicated JTAG pins: Tie the JTAGEN pin to VCCIO Bank 1B or 1B through a 10-kΩ pull-up.

10 kΩ 10 kΩ

VCCIO Bank 1 or 1B

The diodes and capacitors must be placed as close as possible to the MAX 10 device. For effective voltage clamping, Intel recommends using the chottky diode, which has a relatively lower forward diode voltage than the switching and Zener diodes. See Preventing Voltage Overshoot.

10pF 10pF 10pF 10pF

図 -13: ダウンロード・ケーブルを使用したJTAG マルチデバイス・コンフィグレーションの接続セットアップ

10M02 デバイスでは、VCCIO バンク1 に接続し、その他のすべての MAX 10 デバイスでは、VCCIO バンク1B に接続します。

nSTATUS CONF_DONE nCONFIG

TCK TDO TMS TDI 10 kΩ 10 kΩ 10 kΩ

VCCIO Bank 8

MAX 10

nSTATUS CONF_DONE nCONFIG

TMS TDI

MAX 10

nSTATUS CONF_DONE nCONFIG

TMS TDI

MAX 10

TCK TDO

TCK TDO 2

4 6 8 10 3 5 7 9 1 Download Cable

(JTAG Mode) 10-Pin Mal Header

1kΩ

Resistor value can vary from 1kΩ to 10kΩ. Perfrom signal integrity analysis to select resistor value for your setup.

VCCIO Bank 1 or 1B

10 kΩ 10 kΩ 10 kΩ VCCIO Bank 8

VCCIO Bank 1 or 1B

10pF 10pF 10pF 10pF

デバイスをJTAG チェーンでコンフィグレーションするために、プログラミング・ソフトウェアは他のデバイスをバイパスモードにセットします。バイパスモードのデバイスは、バイパスレジスター1 つを介して

TDI

ピンから

TDO

ピンへプログラミング・データを伝送します。コンフィグレーション・データは1 クロ

ックサイクル後に

TDO

ピンで有効になります。

Quartus Prime ソフトウェアは、JTAG ポートを介してコンフィグレーション・プロセスの完了を確認するために

CONF_DONE

ピンを使用します。

•

CONF_DONE

ピンがLow であれば、コンフィグレーションの失敗を示す

•

CONF_DONE

ピンがHigh であれば、コンフィグレーションの成功を示す

コンフィグレーション・データがJTAG

TDI

ポートを使用してシリアルに伝送された後に、デバイスの初期化を行うために

TCK

ポートが駆動されます。

電圧オーバーシュートの防止

電圧オーバーシュートを防止するために、外部ダイオードとコンデンサーを使用する必要があります。例えば、VCCIOおよびJTAG ヘッダー両方向けの最大AC 電圧が3.9 V を超える場合です。ただし、Intel は

電源が2.5 V 以上の場合に外部ダイオードとコンデンサーを使用することを推奨します。

JTAGEN

JTAGEN

ピンを使用する場合、Intelは次の設定を推奨します。

• JTAG ピンが通常のI/O ピンである場合には、ユーザーモードに入ると

JTAGEN

ピンをウィーク

プルダウン（1 kΩ）に接続する

• JTAG ピンが専用ピンである場合には、ユーザーモードに入ると

JTAGEN

ピンをウィークプルアッ

プ（10 kΩ）に接続する

注意^: ^Intelでは、JTAGピンの動作を変更するために、ジャンパまたは他のスイッチングメカニズムを備えた

3ピンヘッダを使用することを推奨します。

3.2.2 JTAG コンフィグレーションの ICB 設定

ICB 設定は、内部コンフィグレーション手法の

.pof

をプログラミングする際にデバイスにロードされます。JTAG コンフィグレーション時に使用される

.sof

は、CRAM のみをプログラミングしており、

ICB 設定を含んでいません。 Quartus Prime Programmer は、以下に基づいて必要な設定を行います。

• ICB 設定を含まないデバイス—ICB 設定が内部フラッシュまたは新しいデバイスから消去されている

• ICB 設定を含むデバイス—ICB 設定が

.pof

によって事前にプログラミングされている

ICB 設定を含まないデバイス

ICB 設定を含まないデバイスでは、デフォルト値が使用されます。ただし、 Quartus Prime

Programmer は、ウォッチドッグ・タイマー・イネーブルビットを0 にセットすることによってユーザー・

ウォッチドッグ・タイマーを無効にします。このステップは、ユーザー・ウォッチドッグ・タイムアウトにより不要なリコンフィグレーションが発生することを回避するためのものです。

デフォルトのICB 設定が望ましくない場合には、JTAG コンフィグレーションを行う前に、

.pof

プログラミングによって望ましいICB 設定をプログラミングします。

ICB 設定を含むデバイス

ICB 設定を含むデバイスでは、設定は内部フラッシュが消去されるまで維持されます。

.map

ファイル

を参考すれば、保存されているICB 設定を見ることができます。JTAG コンフィグレーションは、保存さ

れているICB 設定に従って動作します。

事前にプログラミングされたICB 設定が望ましくない場合には、JTAG コンフィグレーションを行う前

に、

.pof

プログラミングによって望ましいICB 設定をプログラミングします。

関連情報

• 36ページの .pof とICB 設定

• 22ページの Verify Protect

• 21ページの JTAG セキュアモード

• 9ページの ISP 命令とリアルタイム ISP 命令

• 18ページのユーザー・ウォッチドッグ・タイマー

• 37ページの Convert Programming Files を使用して.pof を生成する

Convert Programming File を使用して.pof を生成する際のICB 設定について、詳しい情報を提供します。

ドキュメント内 MAX 10 FPGA コンフィグレーション・ユーザーガイド (ページ 33-36)