装置設計のエンジニャと装置ユーザは、将来使われる可能性がある新プロセス薬品、材料、方法について
ESH
的特徴に関する情報をタイミング良く要求する必要がある。ESH
のインパクトを最小化するために、最も適 した薬品、材料、方法の正しい選択をするためには、この情報は必要不可欠である。新プロセスの正しい評価 のためには、化学的データの入手性と化学的評価は重要である。そして、施設のエネルギー、水、材料節約 することは、世界環境負荷を最小にするために本質的に重要である。ESH インパクトをプロセス導入を遅らせ ずに最小化するためには、統合されたESH
設計、測定、評価方法が開発される必要がある。2007 新規事項—ワーキンググループ要約
システムドライバ
(S YSTEM D RIVERS )
新規事項2007年のシステムドライバ章は21世紀の需要を反映させた市場要求型のドライバに発展させた。これらは、
下記の項目を含む
•
ネットワーク(Networking)
:2007
年新規の項目である。この分野は、高いバンド幅を持つ通信分野で用い られる半導体に代表される。•
民生据置ドライバ(Consumer Stationary Driver)
: 2006年の更新時から取り上げたドライバである。このド ライバはますます重要になる民生エレクトロニクス市場の中で、高性能分野を代表するものである。•
民生携帯ドライバ(Consumer mobile driver)
:2005
年版から取り上げられたドライバである。このドライバ は電池駆動機器のために、非常に電力効率が高く、集積度の高いチップに代表される。•
オフィス/MPU
（Office / MPU
） : 伝統的なドライバである。近年のマイクロプロセッサが電力限界に達していることを反映して、周波数の向上速度と、集積されるコアの数について見直しを行った。
•
その他のドライバについては、必要に応じて適時見直しを行った。•
医療応用や自動車などのドライバは将来のロードマップで加えていくことを検討している。ITRS
の他の章や、iNEMI(International Electronics Manufacturing Roadmap)のような他のシステムレベルロ ードマップとの提携を取るために、システムドライバロードマップですべての市場要求を反映できるようなドライ バ群にした。"More than Moore"の分析も続けているが、民生携帯ドライバに集中し、iNEMI
のシステムレベルエミュレー タとの対比を行っている。長期的にはシステムレベルとチップレベルの要求の整合性を取っていくつもりである。この分析はもこの章で取り扱われる。
Table ITWG1 Major Product Market Segments and Impact on System Drivers
Market Drivers SOC Analog/MS MPU
I. Portable/consumer 1. Size/weight ratio: peak in 2004 2. Battery life: peak in 2004 3. Function: 2×/2 years 4. Time-to-market: ASAP
Low power paramount
Need SOC integration (DSP, MPU, I/O cores, etc.)
Migrating on-chip for voice processing, A/D sampling, and even for some RF transceiver function
Specialized cores to optimize processing per microwatt
II. Medical
1. Cost: slight downward pressure (~1/2 every 5 years) 2. Time-to-market: >12 months 3. Function: new on-chip functions 4. Form factor often not important 5. Durability/safety
6. Conservation/ ecology
High-end products only.
Reprogrammability possible. Mainly ASSP, especially for patient data storage and telemedicine; more SOC for high-end digital with cores for imaging, real-time diagnostics, etc.
Absolutely necessary for physical measurement and response but may not be integrated on chip
Often used for programmability especially when real-time performance is not important
Recent advances in multicore processors have made programmability and real-time performance possible III. Networking and communications
1. Bandwidth: 4×/3–4 years 2. Reliability
3. Time-to-market: ASAP 4. Power: W/m3 of system
Large gate counts High reliability
More reprogrammability to accommodate custom functions
Migrating on-chip for MUX/DEMUX circuitry
MEMS for optical switching.
MPU cores, FPGA cores and some specialized functions
IV. Defense
1. Cost: not prime concern 2. Time-to-market: >12 months 3. Function: mostly on SW to ride technology curve 4. Form factor may be important 5. High durability/safety
Most case leverage existing processors but some requirements may drive towards single-chip designs with programmability
Absolutely necessary for physical measurement and response but may not be integrated on chip
Often used for programmability especially when real-time performance is not important
Recent advances in multicore processors have made programmability and real-time performance possible V. Office
1. Speed: 2×/2 years 2. Memory density: 2×/2 years 3. Power: flat to decreasing, driven by cost and W/m3 4. Form factor: shrinking size 5. Reliability
Large gate counts; high speed
Drives demand for digital functionality
Primarily SOC integration of custom off-the-shelf MPU and I/O cores
Minimal on-chip analog; simple A/D and D/A
Video i/f for automated camera monitoring, video conferencing
Integrated high-speed A/D, D/A for monitoring, instrumentation, and range-speed-position resolution
MPU cores and some specialized functions
Increased industry partnerships on common designs to reduce development costs (requires data sharing and reuse across multiple design systems)
VI. Automotive
1. Functionality 2. Ruggedness (external environment, noise) 3. Reliability and safety 4. Cost
Mainly entertainment systems
Mainly ASSP, but increasing SOC for high end using standard HW platforms with RTOS kernel, embedded software
Cost-driven on-chip A/D and D/A for sensor and actuators
Signal processing shifting to DSP for voice, visual
Physical measurement (“communicating sensors” for proximity, motion, positioning);
MEMS for sensors
A/D—analog to digital ASSP—application-specific standard product D/A—digital to analog DEMUX—demultiplexer DSP—digital signal processing FPGA—field programmable gate array i/f—interface I/O—input/output HW—hardware MEMS—microelectromechanical systems MUX—multiplexer RTOS—real-time operating system
設計 新規事項
2005
版を見直した結果、2006版デザイン章では定量化された設計技術ロードマップの改訂を行った。2007 版デザイン章では、システムレベル設計、設計検証、製造容易化設計、論理・回路・物理設計の各セクション の改訂を含んで、いくつかの図表、時期、課題の意味のある更新を提供することに注力した。殆どのセクションに、課題と解決策を関連づける表が付けられた。通常は
1
対1
の対応が保証されているわ けではないが、設計フローのいくつかの部分では非常に役に立つ。2008版でもこの方向を継続して行くが、一 方では、異種混交システムやシステム・イン・パッケージ(SIP)といった、ムーアの法則に追加される手法の記述 が増加する。実際、設計技術の各セクション（システムレベル設計、論理・回路・物理設計、設計検証、テスト設計、製造 容易化設計）の解決策に着目して
”More than Moore”
に対応する設計技術を分析・集計した“
分類表”
は既に2007
版で実施され、記載されている。困難な挑戦
2007
版デザイン章では、従来からと同じく5
つの総括的な技術課題を掲げているが、その中では、システム と設計プロセスの複雑度に関連し、そしてもちろん設計コストに影響を与える、“設計生産性”が短期的にも長 期的にも最大に重要な課題である。また、この設計生産性は他の4
つの課題から影響を受ける。2つ目から5
つ目の課題は範囲がやや狭く、殆どはシリコン複雑度に関わる問題である。これらの中では、消費電力と製造 容易性が最も重要である：•
消費電力は緊急で短期的な技術課題であり、性能ドリブンの動的な消費電力の問題から、ばらつきドリブ ンのリーク電流の問題に急速にシフトしている。消費電力は、ITRSのExecutive Summary
では、“性能向 上”型の技術課題に分類されている。•
製造容易性、すなわち許容できるコストと経済的に可能なスケジュールで、チップの大量生産を可能にす ることは、最初はリソグラフィのハードウェアの限界によってもたらされて来たが、設計のすべての局面に 様々な形態で影響を与える“
ばらつき”
の問題として長期的に危機的な課題となっている。製造容易性は、ITRS
のExecutive Summary
では、“
低コスト生産”
型の技術課題に分類されている。Table ITWG2 Overall Design Technology Challenges
Challenges ≥ 32 nm Summary of Issues
Design productivity System level: high level of abstraction (HW/SW) functionality spec, platform based design, multi-processor programmability, system integration, AMS co-design and automation Verification: executable specification, ESL formal verification, intelligent test bench,
coverage-based verification
Logic/circuit/layout: analog circuit synthesis, multi-objective optimization
Power consumption Logic/circuit/layout: dynamic and static (leakage), system and circuit, power optimization Manufacturability Performance/power variability, device parameter variability, lithography limitations impact on
design, mask cost, quality of (process) models
ATE interface test (multi-Gb/s), mixed-signal test, delay BIST, test-volume-reducing DFT Reliability Logic/circuit/layout: MTTF-aware design, BISR, soft-error correction
Interference Logic/circuit/layout: signal integrity analysis, EMI analysis, thermal analysis
Challenges <32 nm Summary of Issues
Design productivity Complete formal verification of designs, complete verification code reuse, complete deployment of functional coverage
Tools specific for SOI and non-static logic, and emerging devices Cost-driven design flow
Heterogeneous component integration (optical, mechanical, chemical, bio, etc.)
Power consumption SOI power management
Manufacturability Uncontrollable threshold voltage variability
Advanced analog/mixed signal DFT (digital, structural, radio), “statistical” and yield-improvement DFT
Thermal BIST, system-level BIST
Reliability Autonomic computing, robust design, SW reliability
Interference Interactions between heterogeneous components (optical, mechanical, chemical, bio, etc.) ATE—automatic test equipment BISR—built-in self repair BIST—built-in self test DFT—design for test
EMI—electromagnetic interference ESL—Electronic System-level Design HW/SW—hardware/software MTTF—mean time to failure SOI—silicon on insulator
テストとテスト装置 新規事項
2007
年ロードマップは、元々2005年版の見直しとして取り組んでいたが、その内容は大きく変化し進化して いった。2005年ではいくつかのセクションに重複記述していた内容を2007
年版においてはその重複を極力無 くすように努めた。例えば、SoC テーブルは、コアの集積したものをテストすると云う問題のみに言及するように 完全に再定義した。個々のコアへの詳細な要求は、ロジック、メモリ、ミックスドシグナル、等の各テーブルでカ バーされている。その結果、より読み易く、そしてSoC
テーブルの使い勝手も良くなり、更にそれぞれのコア自 体に対する必要要求も駆動できた。コンシューマ用途ロジックが2007
年のロジックテーブルに加えられた。2005
年版のロジックテーブルは、大量生産のマイクロプロセッサだけに焦点を合わせコンシューマ用途は省略 していた。2007
年版での他の変えたところは、DRAM
、フラッシュ、および内臓メモリのテーブルを一つのメモリテーブ ルに統合したことである。2005
年はギャップとして認識していた内臓SRAM
が2007
年版ではロードマップ化し ている。メモリテーブルのDRAM
部分は新しいモデルに基づいているが、2005
年の情報以上に入出力デー タの速度が顕著に増大したことを示している。一般DRAM
の入出力データの信号速度は2022
年までに8Gb/s
以上に増加するであろう。2007
年版ロードマップには重要な追加がある。RF
とテストソケットテーブルを追加した。2005
年にロジック、通信デバイス、メモリに対応して３つに分けていたハンドラロードマップは、一つのテーブルに統合したが、
2007
年版ではDUT
電力消費量に基づいて３つの領域に分割した。プローバテーブルにおいては、2005年に ロジックのみに焦点を当てていたが、2007年版は全てのタイプのデバイスの必要要件を表した。LCDディスプ レイ、イメージセンサ、及び、他の大量生産デバイスの様な特殊デバイスに関しても新しいセクションを追加し た。これらのデバイスはコンシューマ用途や自動車用途のために要求されたものであり、他のセッションでカバ ーされていないものである。これらの特殊デバイスの要求は、他のテーブル内で詳細化された要求を超えてい るので、その要求要件を駆動していくことができるだろう。最後に、テーブルの色とその値の入れ方の新決定方法に基づいて