DC ストレス劣化特性

4.2.1 ホットキャリアストレス

図4.3にDCストレスによるpチャネルTFTのION劣化率( ION /ION_initial )とVthシフト ( Vth ) のストレスVg依存性を示す。ストレスVd は-12 Vである。pチャネルTFTのDC ストレス劣化特性の特徴は，Vg=Vth近傍のDAHCストレスおよびVg >0 Vのオフ状態にお いてIONが増加することである。以下，DAHCストレスとオフ状態，およびVg =VdのCHC ストレスにおける劣化メカニズムについて述べる。

図4.4に ION /ION_initialとbody電流のストレスVg 依存性を示す。nチャネルTFTと同様，

DAHCストレス条件 (Vg 〜Vth ) においてbody電流が増加している。これは，ドレイン端 の高電界領域においてインパクトイオン化により発生したホットエレクトロンが ION 増加 に大きく関与していることを示している。nチャネルTFTでは，電子とホールの再結合エ ネルギーによりSi-H 結合や弱いSi-Si結合が切断され，ゲート酸化膜界面やpoly-Si粒界 に欠陥準位を発生させるが，pチャネルTFTの場合，ホールの方が電子よりもゲート酸化 膜に対するエネルギー障壁が高いことに加え，ゲート電界がホールの注入を阻害する方向 に働くためゲート酸化膜へのホットホール注入は起こりにくい。このため，pチャネルTFT では，ホットエレクトロン注入によりゲート酸化膜内の欠陥準位に捕獲された負の固定電 荷の影響が顕著に現れる。ゲート酸化膜内に発生した負の固定電荷がチャネル内にホール を誘起し，実効的なチャネル長が減少するためIONが増加する¹⁾。

オフ状態では，Vthの正方向シフト，ION増加ともにDAHCストレス条件よりもさらに顕 在化している。図4.4に示すように，オフ状態ではDAHCストレス条件よりも大きなbody 電流が発生しており，ドレイン端のゲート酸化膜内における負の固定電荷の発生や，実効 的なチャネル長の減少が起こり易くなるためと考えられる。

また，Vg =VdのCHCストレス条件では，ION劣化はわずかでありVthが負方向にシフト している。これらの特徴は nチャネル TFTと同様であり，CHCストレスの劣化メカニズ ムは，チャネルを流れるキャリアがホールであることを除いてnチャネルTFTと同様であ ると考えられる。

表4.2 各種デバイスパラメータの定義

項目 測定条件

オン電流 ION (A) Vg=-6 V, Vd=-0.1 V しきい値電圧 Vth (V) Vd=-0.1V, Id=10 nA 相互コンダクタンス gm (S) Id/ Vg, Vd=-0.1 V

S値 (V/decade) Vg/ log(Id), Vd=-0.1 V

-0.2 -0.1 0 0.1 0.2

-12 -8 -4 0 4 8 12

-0.2 -0.1 0.0 0.1 0.2

ION /ION_initial

Gate voltage V_g (V)

Vth (V)

stress time:1000 s

V_d=-12 V

-0.15 -0.1 -0.05 0 0.05

0 10 20 30 40 50

-12 -8 -4 0 4 8 12

ION /ION_initial

Gate voltage V_g (V)

Body current Ibody (pA)

stress time:1000 s

V_d=-12 V

図4.3  pチャネルTFTのION劣化率とVthシフトのストレスVg依存性²⁾

図4.4 ION劣化率とbody電流のストレスVg依存性²⁾

4.2.2 NBTストレス

 NBTストレスの劣化特性は，単結晶Si MOSFETにおいて幅広く解析されており，その 劣化メカニズムは，反応・拡散モデルにより説明することができる。すなわち，高温にお いてゲート電界によりホールがゲート酸化膜界面に注入され，電気化学反応により図4.5(a) に示すようにSi-H結合が解離（反応）し，Siの未結合手（界面準位）が発生する。解離し た水素は，ゲート酸化膜内に移動（拡散）し，図4.5(b)に示すように酸化膜中の欠陥と結合 することにより正の固定電荷が発生する^3-5)。単結晶Si MOSFETにおけるデバイス劣化の 特徴について以下のことが知られている。

NBT劣化には温度依存性があり，高温ほど劣化が顕在化する。

NBT 劣化は可逆反応であり，ストレス印加を止めると，ゲート酸化膜内に拡散した H2が再びSi界面に戻り，欠陥を終端するため劣化が回復する⁶⁾。

回復効果を抑制するためには，ストレス時と測定時とで同じVg を印加する必要がある

7-8)。

NBT劣化はtⁿの時間依存性を示し，n値は約0.16である^9-10)。

H2の拡散がNBTストレス劣化を律速しており，劣化寿命の活性化エネルギーは約0.5 eVである^10-11)。

本研究では，上記結果に基づき低温poly-Si TFTのNBT劣化メカニズムを解析した。

 NBTストレス印加前後のVg -Id特性を図4.6に示す。Vd =Vs =0 Vとし，Vg =-20 Vを印 加した。NBTストレス後，Vthが-0.5 V シフトし，gmがわずかに減少している。このVth

シフト量から，固定電荷の発生量を見積もると，1.0×10¹¹ cm^-2となる（ Q= V・Cox，ゲー ト酸化膜厚100 nm）。NBTストレスでは，固定電荷とほぼ同じ数の界面準位が発生してい る³⁾と考えられるが，gmの最大値は低下しておらずその影響はあまりみられない。これは，

表2.2に示したように，低温poly-Si TFTにはゲート酸化膜界面に8.4×10¹¹ cm^-2eV^-1の欠 陥準位が存在しており，NBT ストレスにより発生する欠陥準位が gmに与える影響は小さ くなるためと考えられる。

 低温poly-Si TFTにおいても回復現象が観測されるかどうかを調べるため，Vd =Vs =0 V に固定してVg=-20 VとVg=0 Vを繰り返し印加した。測定温度は150℃である。図4.7に 示すように， Vth， ION /ION_initialともにVg=0 Vの期間において特性が回復しており，単

結晶Si MOSFET同様，水素の拡散がNBTストレス劣化に関与していることを示唆してい

る。NBTストレスによる Vthと ION /ION_initialの経時変化を比較した結果を図4.8に示す。

Vth， ION /ION_initialともにn値が同じであり，ION劣化の主因はVthシフトであることを示

している。また図 4.8に示すように，n値はストレス初期では0.32〜0.35であるが，スト

レス10,000秒後では，0.15になっており，これはNBTストレス劣化がスイッチング期間，

すなわちストレス印加後から測定開始までの間に回復していることを示している。ストレ ス印加初期では，デバイス劣化の度合いは小さいため，回復の影響は相対的に大きくなる。

その結果，ストレス印加初期では大きなn値が観測される^{8), 10)}。

 この回復現象を抑制してNBTストレス劣化を評価するために用いた測定系を図4.9に示 す。Vgの印加には電圧源を用い，Vdの印加やIdの測定には半導体パラメータアナライザを 用いた。なお，両者のコモン端子は筐体を介して接続されている。Vg 印加とId 測定を別々 の装置で行うことにより，スイッチング期間においてもVgを印加し続けることができ，回 復現象を抑制することができる。

10^-13 10^-11 10^-9 10^-7 10^-5 10^-3

0 0.1 0.2 0.3 0.4 0.5

-10 -5 0 5

gm (S)

Gate voltage V_g (V) V_d=-0.1 V

V_{g_stress}=-20 V V_{d_stress}=0 V stress time: 10,000 s

Before stress After stress

Drain current Id (A)

T=150 C

図4.5 NBTストレス劣化モデル

図4.6 NBTストレス印加前後のVg-Id特性¹²⁾ (a) 界面準位の発生

(b) 正の固定電荷の発生 水素の拡散 水素の拡散

Si-H   Si + H ・

界面準位

Si-H   Si + H ・

界面準位

H + Si-O-Si Si

+ Si-OH + e

-固定電荷

H + Si-O-Si Si

+ Si-OH + e

-固定電荷

(to Si)

0.1 0.15 0.2 0.25 0.3 0.35 0.4

0.10 0.12 0.14 0.16 0.18 0.20

0 1000 2000 3000 4000

Stress time (s)

Vth (V)

V_{g_stress}=-20 V V_{d_stress}=0 V

stress recover stress recover stress

V_{g_stress}=0 V V_{d_stress}=0 V recover

ION /ION_initial

T=150 C

図4.7 NBTストレス劣化の回復特性¹²⁾

0.01 0.1 1

0.01 0.1 1

10⁰ 10¹ 10² 10³ 10⁴ 10⁵ 10⁶ Stress time (s)

Vth (V)

n=0.35

n=0.32

n=0.15 n=0.15

V_{g_stress}=-20 V V_{d_stress}=0 V

ION /ION_initial

T=150 C

図4.8 NBTストレスによるVthシフトおよびION劣化率の経時変化¹²⁾

semiconductor parameter analyzer

voltage source

A

common V source

common V source chassis

gate

source drain semiconductor parameter analyzer

voltage source

A

common V source

common V source chassis

gate

source drain

図4.9 回復現象を抑制してNBTストレス劣化を評価するための測定系¹²⁾

この方法により測定したId 劣化の経時変化を図4.10に示す。Id はVg =Vg_stress，Vd =-0.1 V と定義した。ここで，Vg_stressはストレス印加時のゲート電圧である。ストレス 1000 秒以 降においてn値は0.17〜0.18となっており，図4.8よりも回復現象を抑制できていること が確認できる。しかし，ストレス印加初期において，n値は0.28〜0.33となっており，劣 化の回復の他にn値を大きくする別の要因があるものと考えられる。一つの可能性として，

ストレス初期ではSi-HからHが解離する反応に律速されるためn値が大きいが，その後，

H2の拡散律速になるためn値が0.16近傍になることが考えられる⁶⁾。

 図4.11にNBTストレスによる劣化寿命の温度依存性を示す。劣化寿命は Id /Id_initial=0.06 と定義し，図4.10より求めた。図4.11に示すように活性化エネルギーは0.51 eVとなって おり，単結晶Si MOSFETでの報告とほぼ同じ値となった。以上の結果より，低温poly-Si TFTのNBTストレス劣化も単結晶Si MOSFETと同様の特徴を示しており，その劣化メ カニズムはSi-H結合の解離による界面準位の発生と，解離した水素のゲート酸化膜内への 拡散および酸化膜中の欠陥との結合による固定電荷の発生によるものと考えられる。

0.01 0.1

10⁰ 10¹ 10² 10³ 10⁴ 10⁵ 10⁶ Stress time (s)

n=0.33 n=0.28

n=0.17 n=0.18 V_{g_stress}=-30 V

V_{g_stress}=-20 V Id /Id_initial

I_d: V_g=V_{g_stress}, V_d=-0.1 V T=150 C

10³ 10⁴ 10⁵ 10⁶

2 2.5 3 3.5

1000/T (1/K)

Lifetime (s)

E_a =0.51 (eV) Lifetime: I_d /I_{d_initial}=0.06

V_{g_stress}=-20 V

dc-NBT stress I_d: V_g=V_{g_stress}, V_d=-0.1 V

図4.10 図4.9の系で測定したId劣化の経時変化¹²⁾

図4.11 Id劣化寿命の温度依存性化¹²⁾