第 6 章 TFT の高性能化による性能と信頼性の両立技術
6.2 poly-Si 膜の高品質化
10-13 10-11 10-9 10-7 10-5 10-3
-5 0 5 10
0.0 0.5 1.0 1.5 2.0 2.5 3.0 Vd=0.1 V SELAX
ELA LDD TFT
Drain current Id (A)
Gate voltage Vg (V)
Transconductance gm (S)
図6.8 ELA TFT，SELAX TFTそれぞれのVg-Id特性1)
図6.9 SELAX法により結晶化したpoly-Si膜表面のSEM写真4)
0.5 0.6 0.7 0.8 0.9 1.0
-8 -4 0 4 8
VG(V) C/Cox
A
SELAX ELA
図6.10 SELAXおよびELA TFTのquasi-static C-V特性1)
オン電流 (ION ) およびオン抵抗 (RON ) の電源電圧(Vdd )依存性を図6.11(a)，(b)にそれぞ れ示す。ここでは，IONはVg =Vd =Vdd，RONはVg=Vdd /2，Vd =0.1 Vとそれぞれ定義した。
SELAX TFTとELA TFTの比較から，SELAX TFTの適用による電源の低電圧化への効果 は以下のように見積もることができる。図6.11(a)より，ELA TFTと同じIONを得るのであ れば，SELAX TFTはELA TFTよりもVddを3 V低くすることができ，さらに，図6.11(b) よりELA TFTと同じRONを得るのであれば，SELAX TFTはELA TFTよりもVddを4 V 以上低くすることができる。
SELAX TFTとELA TFTの信頼性を劣化寿命の理論式を用いて比較・解析した。単結晶
Si MOSFETの解析結果によると，劣化寿命（ ）は基板電流（Isub ）に依存しており，そ
の関係式は以下で与えられる5)。
constant :
l , A )
I (
A sub l (6-13) ここで，Isubは，イオン化係数（α）とIdに比例し，αは以下の式で与えられる6)。
constant :
C , B ) E / C exp(
E
B
d d (6-14) Edはドレイン端電界である。(6-13)式と(6-14)式より は Edと Idを用いて以下のように表 すことができる。constant :
K , D ) I ( ) E / D exp(
) E (
K d l d d l (6-15)
(6-15)式は，EdとIdが小さいほど が大きくなる（信頼性が向上する）ことを示している。
図 6.12 に DC ストレスによる劣化寿命( )の Vdd依存性を示す。ここで，劣化寿命は
DC-DAHCストレスによってRONが10%増加する時間と定義した。図6.12に示すように，
はSELAX TFTよりもELA TFTの方が大きい。これは，ELA TFTはSELAX TFTより もイオン化係数αが小さく，インパクトイオン化により発生するホットキャリアが少ない ためと考えられる。
また図6.12は，Vddを小さくすると は指数関数的に増加することを示している。この特 徴は(6-15)式からも明らかである。図6.11に示したようにSELAX TFTは高性能化に伴い Vddを低減できるため，これによりSELAX TFTにおいてもLDD TFTと同等の信頼性を得 ることができると考えられる。図6.13，図6.14に のIONおよびRON依存性をそれぞれ示 す。ION ，RONともに同じ では，SELAX TFTの方がELA TFTよりも高い性能を示して いる。従って，SELAX TFTはELA TFTと同等の信頼性とELA TFT以上の性能を実現で き，高性能・低電力回路に適しているといえる。
以上の結果より，SELAX法は図6.1に示すシステムインディスプレイに有効な技術であ ると考えられる。図6.1において，画素TFT・ゲートドライバなどの高耐圧回路にはELA TFTを用い，ドレインドライバなどの低電圧回路にはSELAX TFTを用いることにより，
高精細 (>300ppi) LCDの実現1)や，LCDの低消費電力化・高機能化が期待できる7)。
0 10 20 30 40 50 60 70 80
4 5 6 7 8 9 10 11 12
Vdd (V) ION (A/m)
LDD TFT Vg=Vd=Vdd
ELA SELAX
105 106 107
4 5 6 7 8 9 10
RON (Ω・m)
Vdd (V) Vg=Vdd /2, Vd=0.1 V
LDD TFT
ELA SELAX
100 101 102 103 104 105 106 107
0.06 0.08 0.1 0.12 0.14 0.16 0.18 1/Vdd (1/V)
(a.u.)
SELAX Vdd (V)
8 7
ELA 10 9 12
LDD TFT
図6.11 オン電流(ION )およびオン抵抗(RON )の電源電圧(Vdd )依存性1) (a) オン電流(ION )
(b) オン抵抗(RON )
図6.12 劣化寿命( )の電源電圧(Vdd )依存性1)
図6.13 劣化寿命( )のION依存性1)
図6.14 劣化寿命( )のRON依存性1) 100
101 102 103 104 105 106 107
10 20 30 40 50 60 70
SELAX ELA
LDD TFT
ION ( A/ m)
(a.u.)
better
performance reliability
higher
100 101 102 103 104 105 106 107 108
0 100 2 102 4 102 6 102 8 102 1 103 SELAX
ELA
LDD TFT
Ron (kΩ・ m)
(a.u.)
reliability
performance better
higher
6.3 まとめ
本章では，TFT の高性能化により電源電圧を低減し，性能と信頼性を両立させる方法と してゲート酸化膜の薄膜化とpoly-Si膜の高品質化について検討し，以下の結論を得た。
(1) ゲート酸化膜の薄膜化により欠陥準位に起因したS値の増加や，固定電荷・チャネル内 不純物に起因したVthシフトを抑制でき，TFTの駆動電圧を低減できる。ただし，ゲー ト酸化膜の薄膜化によりゲート耐圧が低下するという課題もある。
(2) SELAX法は，結晶の成長方向を制御することにより，ソース-ドレイン方向に粒界の少
ない高品質な結晶粒を形成でき，ELA法よりもTFTの移動度，S値が向上する。
(3) ELA TFTと同じ性能を得るのであれば，SELAX TFTはELA TFTよりも電源電圧を3 V以上低くすることができる。さらに，電源電圧を低くすると劣化寿命は指数関数的に 増加する。従って，SELAX TFT は電源の低電圧化により ELA TFT 同等の信頼性と
ELA TFT以上の性能を実現でき，高性能・低電力回路に有効である。
【参考文献】
1) Y. Toyota, M. Matsumura, M. Hatano, T. Shiba, T. Itoga, and M. Ohkura,
“Integration of reliability with high current drivability by using SELAX technology for high-resolution (>300 ppi) system-in-displays,” in Proc. SID Dig., 2005, pp.
1439-1441.
2) J. P. Colinge, Silicon-on-Insulator Technology: Materials to VLSI, 2nd edition:
Kluwer, p. 129.
3) Y. Toyota, T. Itoga, and T. Shiba, “Suppression of threshold-voltage fluctuation by thinning gate-oxide in poly-Si TFTs,” in Proc. AM-LCD Dig., 2002, pp. 247-250.
4) M. Tai, M. Hatano, S. Yamaguchi, T. Noda, S. K. Park, T. Shiba, M. Ohkura,
“Performance of poly-Si TFTs fabricated by SELAX,” IEEE Trans. Electron Devices, vol. 51, pp. 934–939, Jun. 2004.
5) E. Takeda and N. Suzuki, “An empirical model for device degradation due to hot-carrier injection,” IEEE Electron Devices Lett., vol. 4, pp. 111-113, Apr. 1983.
6) R. S. Muller and T. I. Kamins, Device Electronics for Integrated Circuits. Wiley, pp.
194-198, 1995.
7) T. Miyazawa, K. Goto, A. Hasegawa, M. Maki, H. Sato, T. Nagata, M. Ohkura, and N. Mamba, “An improved dynamic ratio less shift register circuit suitable for LTPS-TFT LCD panels,” in Proc. SID Dig., 2005, pp. 1050-1053.