助手 中尾 基
Professor
Research Associate
Katsutoshi Izumi Motoi Nakao
1．石欄兄（Cun鳩nt Projects）
1．1SOIを当盤技術とした電子・光融合ナノデバイス の素子構造及びプロセスに関する研究
（Research on Dev允e Struct皿es and Fabゴca勧on
Processes for Electron・Photon Merged
NanometerDevices Based on SOI T㏄㎞o】ogy）Siを素材とした超しSI技術においては，微細化限 界と言われるゲート長10nm領域に向けて，今後と
もナノメータ級の超微細加工技術を柱とした従来型 の研究開発が進展していくと予測される．一方，伝 搬遅延時間に占める配線負荷は：LSIの規模が拡大す るにつれて益々増大するので，基本素子の性能向上 分がこの負荷にくわれてしまう結果，LSIチップ全 体としては性能向上は余り期待できなくなる．しか しながら，このLSIチップ内及びチップ間やLSIチッ プとプリント基板間の信号のやり取りに際し，金属 配線中を伝わる電子の代わりに空間光伝送に置き換 えれば事態は変えられる．即ち，演算には電子を使 い，伝送には光を使って相乗効果を狙う訳である．
この概念を手っ取り早く実現するため，従来は
LSI／SiとしD／GaAs等を別々に作った後，同一チップ 上にこれらをまとめて搭載するハイブリッド型や，LSI／Siを作った後でGaAs℃n−Siをヘテロエピ成長さ せ，その部分にLDを作り込む案等が検討されて来た．
しかし，ともに一長一短あって決定打となる技術に はなり得ていないのが現状である．
本研究はこれらの課題解決のために，新たにSOI を基盤技術として局所的に表面Si層を単結晶Sicに 変成させ，その上部にSicとの格子不整合が小さく て熱膨脹係数が殆ど同じGaNをヘテロエピ成長させ，
この部分に青色恥Dをモノリシックに作り込んで電 子一光融合ナノデバイスを実現しようとするものであ
る．
今期は平成15年度に採択された文部科学省「独創 的革新技術開発研究」（文科省イノベーション・プロ ジェクトと略称）の線表に沿って，GaN／Sic−on−
Insulator基板の200mmへの大口径化に取組んだ．
具体的には平成17年度に新たに口径200mm基板 用GaNエピタキシャル成長装置を当該プロジェクト で導入し，既導入のSicシード層形成装置とSiCエピ タキシャル成長装置とを合せた3点セット体制を構築
したこれにより，当該プロジェクトの目標とレた電 子一光融合デバイス用複合半導体基板の開発に見通
しを得た．
一方，SOI基板表面の極薄Si層をRTP（Rapid
Thermal Pr㏄essing）方式で極薄SiCシード層へ変成 する研究に関しては，平成15年度に採択された新エ ネルギー・産業技術総合開発機構（NEDO）産業技 術研究助成事業のプロジェクト「絶縁層埋込み型大口径Sic基板創製に関する研究」により口径200mm
基板用RTP装置を導入し，これを用いた研究
開発に展望を拓いた．
1．2LSI設計技術の研究（Research on the LSI Des即Tedmo】ogy）
これまで，蟻の行動様式をモデル化したLSI設計 技術を構築して来たが，今期は高周波無線通信用LSI 設計技術の分野に研究ターゲットを移す取組みを行
なった．
即ち，送信側のSSB（Single旦ide旦and）信号に搬
送波を付加し，受信側では「リミッター十FM
（Erequency逗odulation）検波＋リニアライザー」
を用意して元の信号を取り出すRZ（Real Zero）一SSB と呼ばれる無線通信方式がある．その無線機におい て，送信効率を高めると同時にパワー・アンプの直線 性を大幅に改善するために，Cartesian−Loop回路が 応用されている．これは一種の負帰還増幅器であり，
高度な高周波アナログ技術が要求される分野でもあ
る．
将来的にはR乃SSBを全しSI化することを狙いとし，
今期は先ず各種要素回路について，LSI化のための設 計技術立上げに着手した．
2．研究溌表（P曲1な；ation9 2．1学会誌原著論文
（0㎏ina1 A曲1es in R曲reed J・㎜als）
1） Simulation method fbr buhed oxide fbmlatめn of separation by ㎞planted oxygen structure du血9 Post−implantation the㎜組anneahngノ M．Nakao， K Sudoh， H． Iikawa， H Iwasaki and K Izumi， Jpn． J Appl Phys．，44， pp．238（＞
2384（2005）．
一41一
We have doveloped a simulation method for buried oxide layer formation of separation by
implanted oxygen tsIMOX) structures during
thermal annealing after oxygen implantation into Si TheSi02prectpitationinoxygen'implantedSi substrates is numerically simulated, introdueing the Cahn‑Hilliatd equation for the evolution of oxygen concentration distribution in a Si matrix.We have found that djfirerent initial depth proMes of oxygen cause djfferent types of proMes of domain stmuctures distinguished as a continuous oxide layer, an array of discontinuous oxide isIands, and an oxide layer includmg Si islands.
Our simulation well reproduces the SIMOX
structures observed e,xperimentally for djfferent
oxygen doses. Also, the dynamic simulation
resuks agree well with experimental ones. These results indicate that our simulation method enables to extract the dose window for continuous oxide layer formation as well as to study the formation mechanism of the buried oxide layer ofthe SIMOX substrate by post'implantation
thermal annealing.X "Challenge to 200 mm 3C'SiC viafbrs using
SOI," M. Nakao, H. Iikawa, K Izumi, T.
Ybkoyama and S. Kobayashi, Mater. Sci.
Forum, 483 pp.205‑208 (2005).
2oo mm wafbr with 3C‑SiC/SiOofSi structure has been fabricated using 2oo mm
silicon'on‑insulator (SOD wafer. A top Si layer of
2oo mm SOI wafbr was thinned down to
hpproxirnately 5 nm by sacrificial oxidization, and the ultrathin top Si layer was metamorphosed into a 3C'SiC seed Iayer using a carbonization process.
Afterward, an epitaxial SiC Iayer was grown on
the SiC seed layer witih ultra'high vacuum chemical vapor deposition. A cross'section
transmission electron microscope indieated that a 3C'SiC seed layer was formed directly on theburied oxide layer of 200 mm wafer. The
epitaxial SiC Iayer with an average' thickness of approximately 100 nm on the seed was recognized over the entire region of the wafbr, although thickness uniformity of the epitaxial SiC layer was
not as good as that of SiC seed layer. A
transmission eleetron djffiraetion iniage of the epitaxial SiC layer showed a monocrystalline 3C‑
SiC(10CD layer with good･crystallinity. [[hese results indicate that our method enables to realize 2oo mm SiC wafers.
2.2 mart
(Invited Papers at Conferences and Papers
Reviewod and Printed in Conference Pro( eedmgsl 1) "Low‑Temperature Epitaxial Growth of 2oomm3C'SiCusingVCE," T.Yokoyama,T.Egawa, K. Oouchi, M. Nakao, T. Shirahata, S.
Kobayashi and K Izumi, Proe. of ']Ihe 2oo4
Intemational Confbrence on Solid State Devices and Materials, Kobe, Sep. 13‑15,
pp.148‑149 (2005).We succeeded in hetero'epitaxial growth of
a 2prn‑thick GaN fiIm onto a SiC'on‑
SIMOX(111) substrate with a diameter of 50mm
which had been cut out from an originally developed 200mm diameter substrate. A
monocrystalme GaN‑on'insulator was obtained judging from the results of XRD, XTEM and SA' 'Ili]D, although the s,udece of the fi]m is rough.
Improving the rough surface of the GaN film is an issue, but our success indicates a high possibility of developing GaN'on'insulater substrates with 200rrim diameter in the near
future.
pt "Low'Temperature Epitaxial Growth of 2oomm
3C‑SiCusingVCE," T.Yokoyama,H.Iikawa, K Oouchi, M Nakao, S. Kobayashi and'K
Izumi, Intemational Meeting for Future of Electron Devices, Kansai, Kyoto, Apr. 11‑13, pp.77‑78 tzO05).We fabricated 200mm a 3C‑SiC layer on a
buried oxide layer using UNIBOND and ELTRAN substrates. Fomied 3C'SiC layers
with the thickness of approximately 100 nm show good crystal quality, and the 3C'SiC layer of ELTRAN has excellent thickness unifbrmity.This is a big step to meet the challenge of the 3C‑
SiC substrate for IC devices.
2.3 iessztast, lgpt ･ ut"
(Review Artjcles, Books and Translations) 2.3.1 ger ･ sca Books and Translations)
1) fSOIMnttiE/di(Z)asJ SUB8SE, CrystalLetters, 3o, soretifsukreSiJg, fiEsMtziEll¥,A.,,, pp.71‑77 tzO05).
(Presentatiions at Meetings ete.) 2.4.1MfiAk･NSktiAfileEN
teresentations at Meetings of Academic Societies and Confbrences)
（2．2に記載の分は省略）
1） 「ガスソースMBE法による200mm 3C−SiCの低温 エピタキシャル成長」横山，飯川，大内，中尾，泉，
小林，2005年春季第52回応用物理学関係連合講演 会（Mar．29−Apr．1，埼玉大），講演予稿集30p−YK−1，
p．441（2005）．
2）「急速加熱法によるSOI基板表面Si層のSic層への 変成」中尾，大内，飯川，泉，石川，横山，小林，
2005年春季第52回応用物理学関係連合講演会
（Mar．29−Apr．1，埼玉大），講演予稿集30p−YK−3，
p．442（2005）．
3）「2種類の200mm SOI基板上での3C−SiCエピタキ シャル成長」大内，飯川，中尾，泉，石川，、横山，
小林，2005年春季第52回応用物理学関係連合講演 会（MaL 29−Apr。1，埼玉大），講演予稿集3Qp−YK−
2，p．4、42（2005）．
4）「ブラッシングスプレーCVD法によるNb205キャ パシタ膜の作製」大嶋，米田，富永，松田，山岸，
中尾家近，千田，石田，2005年秋季第66回応用
物理学学術講演会，徳島，10a−D−5，（2005）．
5）「ブラッシングスプレーCVD法による大口径ウエ ハへの適用」米田，大嶋，富永，松田，山岸，中尾，
丁丁，千田，石田，2005年秋季第66回応用物理学
学術講演会，徳島，8p−ZK−16，（2005）．
3．教育（Education）
3．1研究科授業科目
（Lec加res hl Grad：uate Courses）
1）工学研究科，電子・数物系専攻，博士前期課程，
電子物理工学分野，電子デバイスプロセス特論：
泉勝俊．
2）工学研究科，電子・数物系専攻，博士後期課程，
電子物理工学分野，LSI工学特別講義：泉勝俊．
3．2牲（Students）
1）八幡和樹：大阪府立大学大学院工学研究科，修1，
rCa■tesian−Loopを応用した高周波無線通信機用 LSI回路設計法の研究」．
2）安田真史：大阪府立大学大学院工学研究科，修1，
「高周波無線通信機用：LSIにおけるノイズ低減化 回路設計法の研究」．
．4．各種：の活動（Miscelaneous）
4．1研究費補助金等（Ex㎏mal㎞d9
4．1．1教育・研究奨励寄付金及び研究助成金（Other Funds）
1）文部科学省産官学連携イノベーション創出事業費 補助金（独創的革新技術開発研究提案公募制度）
「電子一光融合デバイス用複合半導体基板の開発」
小林純夫虎（代表），横山敬志★，泉勝俊，中尾基（歯 エア・ウォーター㈱）．
2）新エネルギー・産業技術総合開発機構（NEDO）
産業技術研究助成事業「絶縁層埋込み型大口径 Sic基板創製に関する研究」中尾基（代表），泉勝 俊，石川博康（名古屋工業大学）．
3）経済産業省地域新生コンソーシアム研究開発事業 「混合溶液を用いた減圧沸騰噴霧によるCVD新気 化供給装置の開発」中尾基（代表：石田耕三）．
4）池田銀行 コンソーシアム研究開発助成金制度 「プラズマCVD型半導体Sicエピタキシャル高速
成長装置の開発」高田不二雄宏（代表），土居陽★，田 中好久★，泉勝俊（索㈱レスカ）．
4．1．2．受託研究（Research Contracts）
1）沖電気工業㈱， 「高品質SOIウエハ，プ
ロセス技術に関する研究」．
4．2研究者等の受入れ及び来訪（Visitors and Students）
4．2．1共同研究（Cooperative Researches）
1）石田正彦，㈱堀場製作所「減圧沸騰噴霧方式によ るCVD膜の評価に関する研究」．
2）高橋正，㈱ユニバーサルシステムズ「RTP法によ るSicドーパント活性化アニールに関する研究」．
3）岡田浩一，シライ電子工業㈱「センサー用デジ
タル・シグナル・プロセッサの研究」．
4）田中好久，㈱レスカ「高品質Sic膜のエピタキ シャル成長技術に関する研究」．
5）村田和俊，三井造船㈱，「樒薄Sic−OI基板を用い た単結晶Sic基板製作に関する基礎研究」。
4．3講師派遣（Part−Tlme L㏄t皿erゆ
1）名古屋工業大学，極微デバイス機能システム研究 センター，客員教授，泉勝俊．
4．4榊（Patent et￡．）
44．1特許（Patent）
1） 「単結晶Sic基板の製造方法」泉，中尾小林＊，
横山＊（＊エア・ウォーター㈱），出願2005−020628（1 月28日）．
2） 「単結晶Sic基板の製造方法」泉，中尾小林宏，
横山実（禽エア・ウォーター㈱），白歯2005−037039（2 月15日）．
3）「単結晶炭化シリコン基板の製造方法およびこれ に用いる赤外線吸収体」坂西★，須甲＊，山尾，泉，
（＊三菱鉛筆㈱），特願2005・211342（7月21日）．
一43一