同一パッケージ内のコントロール信号 ａ、ｂが相補的に変化すればほとんど のICはtZ＜tAなのでバスの衝突はない。
ただし、デコーダ出力をコントロール 信号にする場合は要注意。
バスの衝突
3ステート出力の製品において，出力がとも にイネーブル状態で長時間流し続けますと，
ICの劣化に結びつく場合がありますので，
出力が同時にイネーブルにならないよう設 計してください。
一度、ディセーブル時間を設定してください。
大きな負荷容量に制限は？
CMOSに大きな容量性負荷を接続すると大きな充放電電流が長時間流れ，誤動作，破壊の原因と なります。また，長時間，出力が短絡状態となるため，内部配線の溶断につながります。さらに，電 源をオフの時間が速い場合に出力寄生ダイオードに電流が流れる可能性あるため，大きな負荷容 量を直接駆動することは避けてください。
出力端子に接続するコンデンサ，容量性負荷は500pF以下に抑えることを推奨します。それ以上の 負荷は抵抗を介して充放電電流を制限してください。
TC4000やTC74HC/ACシリーズなど入力トレラント機能のない製品については，入力についても電 源をオフの時間が速い場合に入力保護ダイオードに電流が流れる場合あるため，大きな負荷容量 を直接接続することは避けてください。
入力端子に接続するコンデンサ，容量性負荷は500pF以下に抑えることを推奨します。それ以上の 負荷は図2に示すように抵抗を介して接続してください。
大きなコンデンサの出力接続法
大きなコンデンサの入力接続法（ TC4000,TC74HC/AC シリーズ）
デジタルＩＣの各種ノイズ
ＣＭＯＳロジックＩＣを使う場合は，スイッチング時に発生する各種ノイズに注意が必要です．
ノイズには，
①スイッチング・ノイズ(電源，ＧＮＤバウンス)②反射（配線によるＬＣ振動)
③クロストーク・ノイズ④電磁妨害(ＥＭI)
の４つです．これらはすべて，出力波形のスルー・レート，di/dt(dv/dt)が原因です．
Vcc
GND
出力 (Y0) 入力
(A0)
ΔVGND
L
iGND=-CL dVout 1 iGND
dt
ΔVGND=(L1+L2) d iGND dt
GND
L 2
CL
①ΔVGNDにより回路しきい値 の変動
①共通インピーダンスＺによ るＧＮＤ電位の変動
ΔVＶＣＣ
①ΔVGNDによりアンダーシュート、
非動作出力ノイズ発生
②配線長により反射ノイズ
③平行パターンによりクロストー ク
IC
④ＥＭＩ
④ＥＭＳ
ΔVGND ΔVＶＣＣ
②外部インターフェース上で のノイズ、サージ
①スイッチング・ノイズ ( 電源，ＧＮＤバウンス )
ＣＭＯＳ ＩＣ内のＭＯＳ ＦＥＴは，内外の負荷容量を充放電しながらスイッチングします．そして，ＩＣ内スイッチング 動作回路の配線のインピーダンスは，ＬＣＲ回路となります．スイッチング電流ｉはＬを流れるため，シリコン・チップ上 の電源やＧＮＤにスパイク電圧Ｖ＝Ｌ(di/dt)を発生します．これをスイッチングノイズ(電源／グラウンド・バウンス)と 呼びます．
特に，多数の出力が同時に変化するときは，充放電電流が増え，（同時）スイッチング・ノイズが大きくなります。
スイッチング･ﾉｲｽﾞ対策
①電源Ｖ
cc
とＧＮＤラインを太く，短く処理する．基板の多層化も有効である②パスパス・コンデンサは可能な限りＩＣに近く配置・配線する
Vcc
GN D
Vcc
GN D
バイパス・コンデ ンサ ０．０１μＦ〜０．１ IC μＦ程度
ＶＣＣ ＧＮＤ
直行配線が基本
ａ）バイパス コンデンサ
b）多層基板
ＩＣ ＩＣ
①スイッチング・ノイズ ( 電源，ＧＮＤバウンス )
スイッチング･ﾉｲｽﾞ対策
③クロック，リセットなどの信号に 注意し，ドライバなどの空きゲート は使用しない．ローパスフィルタで ノイズを除去する。
④低ノイズＩＣを選択する
⑤出力にダンピング抵抗を入れる
(
直列終端)
８ビットバスバッファの １ビットをＣＫとして使用 ＣＫ
６ビットをデータ
バスとして使用 IC
ＶＩＬ 後段のしきい値を超えて
誤動作
a）クロック信号
b)ローパスフィルタ
Vcc
入力
Ｒ＝２５Ω〜１００Ω程 度
⑥信号の同期化をする
a）信号の同期化
Ｄ Ｑ ＣＫ
Ｄ Ｑ ＣＫ
②反射（配線によるＬＣ振動 )
反射は，送信端出力インピーダンスあるいは，受信端入力インピーダンスと線路インピーダンス間の不整合が原因 です． 送信端出力インピーダンスが，線路インピーダンスより大きいと反射は発生しません．逆に，出力インピーダ ンスが線路インピーダンスより小さいと，反射が発生します．また線路長が長く，信号が負荷で反射して送信端に戻 ってくる時間より，出力の立上がり／立下がり時間が短いと反射を起こします．式であらわすと，
tr，tf＞2Ｔ
tr,tf:出力の立上がり，立下がり時間 Ｔ:送信端から受信端までの遅延時間
となります． たとえば，立ち上がり時間が3nsの場合，配線による遅延時間を5ns/mとすると60cmから反射の影響 が顕れます． また，線路インピーダンスと受信端入力インピーダンスとの差が大きいほど，反射は大きくなります．
したがって，受信端がオープンの時などは大きな反射が発生します．一方，線路インピーダンスに等しい，インピー ダンスを受信端に接続すると，反射は起きません．これを整合終端と呼びます。
集中定数理論と異なり、分布定数理論となります。
Bergeron 解析 実測波形
②反射（配線によるＬＣ振動 )
反射対策
①配線を短くする
②必要以上に高速，高駆動のＩＣを使わない
③終端処理する
④分岐配線は一筆書き
⑤外部インタフェース上でのノイズ、サージ保護
終端処理（例）
Ｒ
（ａ）並列終端 Z0 R=Z0
・消費電力大
・ドライバＩＣに大きな駆動能力が必要
Ｒ
（ｂ）テブナン終端 Z0 R=２Z0
・消費電力大
・ドライバＩＣに大きな駆動能力が必要 Ｒ
（ｃ）直列終端 Ｒ
Z0 R=Z0−Ｚｏｕｔ
・消費電力小
・立ち上り、立下り時間が遅くなる。
Ｒ
（ｄ）ＡＣ終端 Z0
R＞=Z0
・消費電力小
（ｅ）ダイオード終端
製品紹介：直列終端（ダンピング抵抗）内臓製品
入出力等価回路
製品展開
TC74VCX
シリーズの8bit
以上の バッファ製品全てをラインアップ 例）TC74VCX162244FT
メリット
・ノイズの低減
・部品点数の削減
出力 VCC
GND
入力 26Ω
TC74VCX シリーズ直列終端 ( ダンピング抵抗内臓品 )
出力電流特性
出力電流特性はフラットとなり、
Rout=45Ω
程度となる。一般に
Z0=75Ω~100Ω
となり、反射波形を軽減できる。③クロストーク
クロストーク・ノイズは配線間の容量結合，誘導 (インダクタンス)結合が原因です．したがって，
急峻な立ち上がり，立ち下がりをもつ信号に注 意し，それらの配線間の相互容量，相互インダ クタンスを小さくする必要があります
実測波形
クロストーク・ノイズ対策
①平行にアース・パターン(多層基板など)を設ける
②平行パターンの配線長を短くする
③パターンを平行に引かない(直交させる)
④クロック信号などはバス・ラインの側に配線しない．
また，信号の両側をグラウンド・ラインでシールドす る．