34
35 (a) 確率的TDC
(b) 等価基本TDC
図5.1-2：確率的TDCの等価基本TDCへの変換
36
5.2 自己校正機能を備えた確率的 TDC
前記したように、確率的TDCは素子ばらつきを積極的に利用し、遅延バッファよりもの はるかに高時間分解能を得ることが可能となる回路である。しかし、ばらつきを利用して いるため出力に線形性を求めるのは困難である。そこで、確率的TDCに本自己校正アルゴ リズムを用いて線形性の確保に努める。図5.2-1に回路構成とシミュレーション条件を示す。
回路動作は前記のアルゴリズムと同様である。この回路の動作シミュレーションを図5.2-2 に示す。ここでは遅延バッファ8段で各遅延バッファに対し5個のDFF を接続する構成をと る。シミュレーションは各遅延バッファを任意でばらつかせ、さらに各DFFにオフセットば らつきとして遅延を追加した。ヒストグラムを見ると大きくばらついているのがわかる。
わかりやすくするために図5.2-3に基本のTDCと確率的TDCの出力の比較を示す。
確率的TDCはその性質上INLの関数がかなり複雑になるため完全な逆関数をかけること は困難であるため、ディジタル誤差補正後でも完全な線形性を示すことはまれである。
図5.2-1：自己校正機能を備えた確率的TDCの構成
37
図5.2-2：自己校正シミュレーション結果（確率的TDC）
38
図5.2-3：基本TDCと確率的TDCの出力比較
5.3 自己校正機能を備えたバーニア型 TDC
高時間分解能化の代表的な構成であるバーニア型TDCに関しても自己校正アルゴリズム を適用してみる。図5.3-1に回路図とシミュレーション条件を示す。バーニア型TDCはその 分解能が(1-2)となり基本のTDCより高時間分解能が期待できる反面、線形性に関して基 本のものよりばらつく可能性が大きい。そこで、この回路にも自己校正アルゴリズムを適 用させることとする。遅延バッファ8段でのシミュレーション結果を図5.3-2に示す。ここで も、ディジタル誤差補正において完全な線形は得ることは困難であるが、ある程度の線形 性の確保は可能である。
図5.3-1：自己校正機能を備えたバーニア型TDCの構成
39
図5.2-2：自己校正シミュレーション結果（バーニア型TDC）
40
5.4 自己校正機能を備えたバーニア型確率的 TDC
バーニア型確率的TDCに自己校正を適用する。図5.4-1に回路図とシミュレーション条 件を示す。バーニア型TDCの分解能(1-2)に加え、DFFオフセットばらつきにより、これ までのTDCより高時間分解能が実現できる。遅延バッファ8段で各遅延バッファに対し5 個のDFFを接続する構成をとり、シミュレーションを行った。シミュレーション結果を図
5.4-2に示す。線形性が改善されていることが確認できた。
図5.4-1：自己校正機能を備えたバーニア型確率的TDC
41
図5.4-2：自己校正シミュレーション結果（バーニア型確率的TDC）
42
5.5 まとめ
本章では、前章の自己校正回路であるリングオシレータを搭載した構成を確率的TDCや バーニア型TDCおよびその両者の組み合わせのTDCアーキテクチャにおいて高時間分解能 化が期待できる回路に組み込み検討を行った。自己校正アルゴリズムを用いることで、出 力が非線形性になりやすい3回路で線形性の確保を試みた。
43