設計とシミュレーション

本低雑音増幅器は誘電体マイクロカロリメータへの提案として 6 つの要求がある。1 つ 目は、衛星搭載用として小型かつ軽量である事が求められる。すざく衛星の極低温ステー ジのサイズを参考に50 mm×60 mm×30 mm 以下であることが望ましい。2 つ目は、4 Kで の極低温動作をすること。3 つ目は、微弱なX線信号を読み出すために低雑音(NF < 1 dB) であること。4 つ目は、高利得(利得 > 30 dB)であること。5 つ目は、検出器のアレイ化に 対応した広帯域周波数特性(1 GHz :1000 pixels 以上)を持つこと。6 つ目は衛星搭載用として 宇宙環境下に適した放射線耐久性(運用期間 10 年以上)を持つこと。以上の6 つの目標が挙 げられる。

低雑音増幅器の設計をKEYSIGHT TECHNOLOGIES 社のRF ・マイクロ波デ ジ タ ル・

ア プ リ ケー シ ョン 用 エレ ク ト ロニ ッ ク・デ ザイ ン・オ ー ト メー シ ョン・シ ミ ュ レ ー シ ョ ン ソフ ト ウェ ア であ る ADS (Advanced Design System) ソフトウエアを用いて行った。

X band において低雑音かつ、高利得・広帯域な増幅器を設計した。

図3.1.に設計した低雑音増幅器のブロックダイアグラムを示す。

図 3.1. 低雑音増幅器ブロックダイアグラム

回路構造はマイクロストリップ線路である。UMS社 (united monolithic semiconductors) の PH15 プロセスであるGaAs (Gallium Arsenide) 基板のpHEMT (pseudomorphic - High Electron Mobility Transistor) モノリシックマイクロ波集積回路(MMIC : Monolithic Microwave

Integrated Circuit) であり、ゲート長0.15 µmである。基板の基板厚は75 µm であり、誘電

率は12.8 である。FET のプロセスを表3.1. に示す。

表 3.1. 使用したFETのプロセス

低雑音増幅器は3段構成であり、それぞれのFET (Field Effect Transistor) にゲートバイアス 回路&インピーダンスマッチング回路とドレインバイアス回路&インピーダンスマッチン グ回路が付随している。「2.5.3 雑音指数」で述べた通り、複数段構成にする場合、全体の 雑音指数は前段のFETによる雑音指数による影響が大きい。(式(2.36 )) そのため初段のFET での設計では雑音指数を抑えることに比重を置いた。その後、2, 3 段目の設計において、

全体の利得の向上を図った。しかし、そのままでは「2.4 高周波増幅器」で述べた安定係

数K (2.24)が1 を超えるケースが生じる。その対応とし、再び初段の増幅器の調整を行った。

図3.2.- 図3.6. に1段目低雑音増幅器のS-Parameter とNF のシミュレーション結果を示

す。

図 3.2. 低雑音増幅器1段目S-Parameter S(1,1)

5 10 15 20 25

0 30

-25 -20 -15 -10 -5

-30 0

freq, GHz

dB(S(1,1))

図 3.3. 低雑音増幅器1段目S-Parameter S(2,2)

図 3.4. 低雑音増幅器1段目S-Parameter S(1,2)

5 10 15 20 25

0 30

-25 -20 -15 -10 -5

-30 0

freq, GHz

dB(S(2,2))

5 10 15 20 25

0 30

-90 -80 -70 -60 -50 -40 -30 -20 -10

-100 0

freq, GHz

dB(S(1,2))

図 3.5. 低雑音増幅器1段目S-Parameter S(2,1)

図 3.6. 低雑音増幅器1 段目Noise Figure

5 10 15 20 25

0 30

1 2 3 4 5 6 7 8 9

0 10

freq, GHz

nf(2)

5 10 15 20 25

0 30

5 10 15 20 25 30 35

0 40

freq, GHz

dB(S(2,1))

図3.7– 図3.11. に1&2 段目低雑音増幅器のS-Parameter とNF のシミュレーション結果 を示す。

図 3.7. 低雑音増幅器1&2 段目S-Parameter S(1,1)

5 10 15 20 25

0 30

-25 -20 -15 -10 -5

-30 0

freq, GHz

dB(S(1,1))

図 3.8. 低雑音増幅器1&2 段目S-Parameter S(2,2)

図 3.9. 低雑音増幅器1&2 段目S-Parameter S(1,2)

5 10 15 20 25

0 30

-25 -20 -15 -10 -5

-30 0

freq, GHz

dB(S(2,2))

5 10 15 20 25

0 30

-90 -80 -70 -60 -50 -40 -30 -20 -10

-100 0

freq, GHz

dB(S(1,2))

図 3.10. 低雑音増幅器1&2 段目S-Parameter S(2,1)

図 3.11. 低雑音増幅器1&2 段目Noise Figure

5 10 15 20 25

0 30

5 10 15 20 25 30 35

0 40

freq, GHz

dB(S(2,1))

5 10 15 20 25

0 30

1 2 3 4 5 6 7 8 9

0 10

freq, GHz

nf(2)

図3.12.– 図3.16. に1&2&3段目低雑音増幅器のS-Parameter とNF のシミュレーション 結果を示す。

図 3.12. 低雑音増幅器1&2&3 段目S-Parameter S(1,1)

5 10 15 20 25

0 30

-25 -20 -15 -10 -5

-30 0

freq, GHz

dB(S(1,1))

図 3.13. 低雑音増幅器1&2&3 段目S-Parameter S(2,2)

図 3.14. 低雑音増幅器1&2&3 段目S-Parameter S(1,2)

5 10 15 20 25

0 30

-25 -20 -15 -10 -5

-30 0

freq, GHz

dB(S(2,2))

5 10 15 20 25

0 30

-90 -80 -70 -60 -50 -40 -30 -20 -10

-100 0

freq, GHz

dB(S(1,2))

図 3.15. 低雑音増幅器1&2&3 段目S-Parameter S(2,1)

図 3.16. 低雑音増幅器1&2&3 段目Noise Figure

5 10 15 20 25

0 30

5 10 15 20 25 30 35

0 40

freq, GHz

dB(S(2,1))

5 10 15 20 25

0 30

1 2 3 4 5 6 7 8 9

0 10

freq, GHz

nf(2)

図3.17. にADS での設計における3 段低雑音増幅器のShematic を示す。

図 3.17. 3段構成低雑音増幅器Shematic

設計した低雑音増幅器MMIC の回路をUMS (United Monolithic Semiconductor) 社に協力 頂き製作した。製作した回路を図3.18. に示す。

図 3.18. 設計&製作した低雑音増幅器

低雑音増幅器MMIC のサイズは2.65 mm×2.0 mm である。