第 4 章 励磁区間可変シングルパルス制御によるスイッチトリラクタンスモータの効率
4.9 相電圧推定
図4.23 励磁・転流・フリーホイーリングモード時における相電圧値の変化
表4.5 スイッチング状態
T1 D1 T2 D2 v
ON OFF ON OFF VDC
ON ON OFF OFF 0
OFF OFF ON ON 0
OFF ON OFF ON -VDC
図4.24にPWM制御やヒステリシス制御などのマルチパルス制御時の相電圧とDCリン ク電圧の関係を示す。ターンオン時の相電圧 v0は，ハイサイドとローサイドのスイッチン グ素子の電圧降下分，DCリンク電圧VDCより小さくなる。転流時の相電圧vcは，ハイサイ ドとローサイドのダイオードの電圧降下分，負のDCリンク電圧-VDCより小さくなる。絶対 値で考えればDCリンク電圧よりダイオードの電圧降下分大きくなるのである。また，PWM 制御時のフリーホイーリング状態の相電圧 vfは，スイッチング素子とダイオードの電圧降 下分があるため，0Vではなく微小な負の値となる。なお，上記の議論はシングルパルス制 御時においても同様で，フリーホイーリング時の相電圧vfがないだけである。
D1
D2
VDC
T2
T1
v
VDC
T2
T1
v i iDC
D1
D2
VDC
v iDC
i
D2
VDC
T2
v i
i
D1
VDC
T1
v i i
Magnetization Demagnetization
Freewheeling Freewheeling One pahse
VT
VT
VD
VD
VT
VD
VT VD
図4.24 マルチパルス制御時の相電圧とDCリンク電圧との関係
4.9.2 パワーMOS-FETおよびダイオードの温度試験
パワーMOS-FETおよびダイオードの電圧降下は温度に依存している。したがって，これ ら素子の温度測定を行い，より正確な電圧降下量を見積もる。今回は時間の都合上，放熱板 の温度試験を行ったが，パワーMOS-FETやダイオードのケース温度は，放熱板の温度より もさらに高いと思われる。
図 4.25に温度試験に用いた熱電対を示す。絶縁するためのカプトンテープにより放熱板 に熱電対を取り付けている。表4.6，図4.26に通常の120°通電シングルパルス制御の場合に おける温度試験結果を示す。次節のパワーMOS-FETおよびダイオードの電圧降下を見積も る際にこの試験結果を用いることにする。
図4.25 熱電対およびカプトンテープ
表4.6 温度試験結果（制御無し）
Tim e [s]
DC link and phase voltage [V]
v0
vc
vf
VDC
-VDC
0
負荷トルク [Nm] 回転速度 [rpm] DCリンク電圧 [V] DCリンク電流 [A] 放熱板温度 [℃]
0.1 9708 24.2 7.8 25
0.2 6708 24.0 10.6 31
0.3 5400 24.0 13.0 33
0.4 4632 24.1 15.3 37
0.5 3960 24.0 17.4 41
図4.26 温度試験結果
4.9.3 パワーMOS-FETのドレイン・ソース間オン抵抗RDS (ON)
表 4.7 に現在福岡工業大学 180W試験システムに使用しているパワーMOS-FET（東芝製 電界効果トランジスタ 2SK1382）の電気的特性表を示す。ドレイン・ソース間オン抵抗は RDS (ON)は，測定条件VGS=10 V，ID=30 Aのときに，標準で15mΩ，最大で20mΩである。
簡易的に相電圧推定には，標準値15mΩを採用する。
表4.7 電気的特性
0 5 10 15 20 25 30 35 40 45
0 0.1 0.2 0.3 0.4 0.5 0.6
Heatsink temperature [℃]
Load torque [Nm]
放熱板温度[℃]
しかし，実際にはドレイン・ソース間オン抵抗RDS (ON)は一定ではなく，図4.27，4.28に 示すように変化する。図4.27はパラメータVGSとしたときのドレイン電流IDに対するドレ イン・ソース間オン抵抗RDS (ON)である。図4.27より，ドレイン電流IDが10Aまでは，ド レイン・ソース間オン抵抗RDS (ON)は一定である。ドレイン電流IDが10A以上でもドレイ ン・ソース間オン抵抗RDS (ON)は大きく変化しない。
図4.28はパラメータVGS，IDとしたときのケース温度TCに対するドレイン・ソース間オ
ン抵抗RDS (ON)である。図4.28より，ケース温度TCによって，ドレイン・ソース間オン抵
抗RDS (ON)は大きく変化することがわかる。
したがって，高負荷における相電圧の推定誤差を小さくするためには，ケース温度TCに よって，ドレイン・ソース間オン抵抗RDS (ON)を変化させなければならない。
今回の温度試験により，0.1Nmで25℃，0.5Nmで40℃であるので，より正確なドレイン・
ソース間オン抵抗RDS (ON)は，13mΩと16mΩとなる。
図4.27 パラメータVGSとしたときのドレイン電流IDに対するドレイン・ソース間オン抵
抗RDS (ON)
図4.28 パラメータVGS，IDとしたときのケース温度TCに対するドレイン・ソース間オン 抵抗RDS (ON)
4.9.4 ダイオードのピーク順電圧vF
表4.8に現在使用しているダイオード（東芝製 高効率高速整流スタック シリコンエピ タキシャル接合形20GL2C41A）の電気的特性を示す。表4.8よりピーク順電圧VFMは，測 定条件IFM=10Aで，最大1.8Vである。
表4.8 電気的特性
しかし，図4.29に示すように順電圧vFは，順電流iFによって大きく変化する。したがっ て，順電流iFに応じて，順電圧vFを変化させる必要がある。
今回の温度試験により，0.1Nmで平均7.8A，0.5Nmで平均17.4Aであるので，より正確 な順電圧vFは，1.75Vと1.85Vとなる。
図4.29 パラメータTjとしたときの順電圧vFに対する順電流iF
4.9.6 各条件による相電圧推定結果の比較
図4.30はDCリンク電圧をFPGAないで12V一定と設定した場合における相電圧推定結 果である。無負荷ではオシロスコープで直接観測した相電圧波形とほとんど一致している が，負荷トルク 0.4Nm では推定誤差が大きくなっている。実際にはスイッチング素子やダ イオードの電圧降下だけでなく，巻線による電圧降下もある。図4.30 の右図は巻線の電圧 降下を考慮した場合であるが，より推定誤差が小さくなっている。
図4.30 DCリンク電圧をFPGA内で12V一定としたときのU相推定電圧
図 4.31は DCリンク電圧検出器の値を用いた相電圧推定結果である。巻線の電圧降下を 考慮した負荷トルク0.4Nm の実験結果では，推定誤差はほぼ無いといえる。しかし，無負 荷における転流期間の推定誤差の改善は見られなかった。転流時はダイオードが導通して いる。したがって，ダイオードの電圧降下は温度によって大きく変化すると考えられる。
更に推定精度を高めるためには，パワーMOS-FETやダイオードの抵抗値を温度（相電流 値）によって変化させる，もしくは簡易的に抵抗値の最小値と最大値の中間値を代表抵抗値 として，相電圧を推定する必要がある。
‐25
‐20
‐15
‐10
‐5 0 5 10 15 20 25
0 10 20 30 40 50 60
Phase voltage [V]
Time [ms]
DCリンク電圧12V一定 0.4Nm（巻線電圧降下考慮）
U相電圧[V]
U相推定電圧[V]
‐25
‐20
‐15
‐10
‐5 0 5 10 15 20 25
0 10 20 30 40 50 60
Phase voltage [V]
Time [ms]
DCリンク電圧12V一定 無負荷（巻線電圧考慮）
U相電圧[V]
U相推定電圧[V]
‐30
‐20
‐10 0 10 20 30
0 10 20 30 40 50 60
Phase voltage [V]
Time [ms]
DCリンク電圧12V一定 無負荷
U相電圧[V] U相推定電圧[V]
‐25
‐20
‐15
‐10
‐5 0 5 10 15 20 25
0 10 20 30 40 50 60
軸ラベル
軸ラベル
DCリンク電圧12V一定 0.4Nm
U相電圧[V] U相推定電圧[V]
図4.31 DCリンク電圧検出器によるU相推定電圧