機能

電圧検出回路は

2

つの検出電圧

(VDxLVL

、

x = 1 ~ 2)

を設定できます。それぞれの電圧について、電圧 検出の許可／禁止、電源電圧

(VDD)

が検出電圧

(VDxLVL)

になったとき、もしくは下回ったときの動作を ソフトウエアによって設定することができます。

7.3.1 電圧検出動作の許可／禁止

VDCR2<VDxEN> を"1"にセットすると電圧検出動作が許可され、"0"にクリアすると禁止されま

す。

パワーオンリセット、外部リセット入力によるリセット解除直後、VDCR2<VDxEN>は"0"にクリア されます。

注) 電源電圧(VDD)<検出電圧(VDxLVL)の状態で

VDCR2<VDxEN>を"1"に設定すると、設定した時点で

INTVLTD

割り込み要求または電圧検出リセット信号が発生します。

7.3.2 電圧検出動作モード選択

VDCR2<VDxMOD>を"0"にすると電圧検出動作モードとして INTVLTD

割り込み要求発生が選択さ

れ、

"1"

にすると電圧検出リセット信号発生が選択されます。

･

INTVLTD

割り込み要求発生を選択した時

(VDCR2<VDxMOD>="0")

VDCR2<VDxEN>

が

"1"

のとき、電源電圧

(VDD)

が下降し検出電圧

(VDxLVL)

になると、

INTVLTD

割り込み要求が発生します。

ᬌ಴㔚࿶࡟ࡌ࡞

VDD࡟ࡌ࡞

INTVLTDഀࠅㄟߺⷐ᳞

(ᵈ1)

VDCR2<VDxEN>

VDCR2<VDxEN>

(注1,2)

図 7-2 INTVLTD 割り込み要求

注

1)

電圧検出用のコンパレータはヒステリシス構造では無いため、電源電圧(VDD)が検出電圧(VDxLVL)近辺で

は

INTVLTD

割り込み要求が頻繁に発生する場合があります。また、電源電圧が下降したときだけでな

く、上昇して検出電圧になったときにも

INTVLTD

割り込み要求が発生する場合があります。

注

2) TMP89C900

を実装した

RTE870/C1

インサーキットエミュレータ(ICEモード)でデバッグする場合は、電

源電圧の上昇時に検出電圧になっても割り込みは発生しません。TMP89FM42Aと動作が異なる場合があ りますのでソフトウェアをデバッグする際はこれらの違いを考慮して検証をお願いします。

注

3) IDLE0

モード、SLEEP0モード中に電源電圧(VDD)が検出電圧(VDxLVL)になると、TBTの既定時間後にこ

れらのモードが解除された後、INTVLTD割り込み要求が発生します。STOPモードの場合は、STOP端子 によって

STOP

モードが解除された後に

INTVLTD

割り込み要求が発生します。

･ 電圧検出リセット信号発生を選択した時

(VDCR2<VDxMOD> ="1")

VDCR2<VDxEN>

が

"1"

のとき、電源電圧

(VDD) <

検出電圧

(VDxLVL)

になると、電圧検出 リセット信号が発生します。

なお、VDCR1、VDCR2はパワーオンリセット、外部リセット入力以外では初期化されな いため、電源電圧

(VDD) <

検出電圧

(VDxLVL)

の間、電圧検出リセット信号が発生され続け ます。

ᬌ಴㔚࿶࡟ࡌ࡞

VDD࡟ࡌ࡞

㔚࿶ᬌ಴࡝࠮࠶࠻ାภ VDCR2<VDxEN>

図 7-3 電圧検出リセット信号

7.3.3 検出電圧レベル選択

VDCR1<VDxLVL> で検出電圧を選択します。

7.3.4 電圧検出フラグ、電圧検出ステータスフラグ

VDCR1<VDxF>

、

VDCR1<VDxSF>

を読み出すことで、電源電圧

(VDD)

と検出電圧

(VDxLVL)

の大 小関係を確認することができます。

VDCR2<VDxEN>

が

"1"

のとき、電源電圧

(VDD) <

検出電圧

(VDxLVL)

になると

VDCR1<VDxF>

が"1"にセットされ、その状態を保持します。電源電圧(VDD) ≥検出電圧(VDxLVL)になっても

VDCR1<VDxF>は"0"にクリアされません。

VDCR1<VDxF>が"1"にセットされたあと VDCR2<VDxEN>を"0"にクリアしても、以前の状態を保

持します。

VDCR1<VDxF>

をクリアするには

"0"

を書き込む必要があります。

VDCR2<VDxEN>

が

"1"

のとき、電源電圧

(VDD) <

検出電圧

(VDxLVL)

になると

VDCR1<VDxSF>

が"1"にセットされます。電源電圧(VDD) ≥検出電圧(VDxLVL)になると

VDCR1<VDxSF> が"0"にクリ

アされます。

VDCR1<VDxSF>は VDCR1<VDxF>と異なりセット状態を保持しません。

注

1) STOP

モード、IDLE0モード、SLEEP0モード中に電源電圧(VDD)が検出電圧(VDxLVL)を下回ると、電圧検

出フラグ、電圧検出ステータスフラグは、各動作モードが解除され

NORMAL

モードあるいは

SLOW

モード に復帰してから変化します。

注

2)

電圧検出のタイミングにより、電圧検出ステータスフラグ(VDxSF)が電圧検出フラグ(VDxF)より最大

2/fcgck [s]先に変化することがあります。

ᬌ಴㔚࿶࡟ࡌ࡞

VDD࡟ࡌ࡞

VDCR2<VDxEN>

VDCR1<VDxF>

VDCR1<VDxSF>

VDCR1<VDxF>への"0"書き込み

VDCR2<VDxEN>が"0"のためフラグがセットされない

図 7-4 電圧検出フラグ、電圧検出ステータスフラグの変化

ドキュメント内 TOSHIBA CORPORATION 2009 All Rights Reserved (ページ 110-113)