本研究ではオープンゲートFETを用いてAlGaN/GaN HEMT構造結晶でのSiO2/AlGaN 界面を評価した。
第４章においてオープンゲートFETのId-Vg特性よりSiO2パッシベーションのないオー プンゲートFET では開口部のAlGaN層表面電位はゲート電極によって制御されなかった が、SiO2パッシベーションのあるオープンゲートFETでは開口部の表面電位がゲート電極 で制御された。このような現象の原因として SiO2/AlGaN 界面にホールトラップ型の界面 準位が存在することで説明した。
第５章ではデバイスシミュレーションを行い、第 4 章で述べた説明が理論的に正しいか 確かめた。シミュレーションの結果より電子トラップではオープンゲートFETの開口部の 表面電位はゲート電極で制御されず、ホールトラップでは開口部の表面電位はゲート電極 で制御されたことを確認し、ドレイン電流を遮断することができた。このことより第 4 章 での考察を理論的に証明できた。
以上のことより SiO2/AlGaN 界面にはホールトラップ型の界面準位が存在している可能 性を示唆した。また、ホールトラップ型の界面準位が存在するとトランジスタのOFF耐圧 を向上させることができるのでSiO2パッシベーション膜はトランジスタの高耐圧化に利用 できると思われる。
一方、第4章で得られた測定結果はSiO2パッシベーションが理想的な絶縁膜になってい ない場合、言い換えれば導電膜になっている場合でも同様な結果が得られる。特にワイド バンドギャップ半導体の場合、深い準位にフェルミ準位がピンニングされると1×1014Ωcm 以上という非常に高抵抗となり、良質なSiO2膜でさえも導電膜として見えてしまうことが 明らかになった。ワイドバンドギャップ半導体でのパッシベーション膜はこれまでの半導 体における考え方では通用せず、今後新しい考え方が必要になると思われる。
付録１ デバイス作製プロセス
AlGaN/GaN HEMT構造結晶での基本的なデバイス作製プロセスをここで述べる。デバ イス作製の大まかな流れは図１のようになる。まず、個々の素子を電気的に分離を行うた めにRIE(Reactive Ion Etching)法で結晶を削り落とし、素子間分離を行う。つぎにオーミ ック電極を形成するためTi/AlをEB蒸着法で蒸着し、アニールを行う。続いてパッシベー ション膜を堆積させ、最後にショットキー電極としてEB蒸着法でNi/Auを蒸着する。
それぞれのプロセス工程での代表的なプロセス条件を表１に示す。
ゲート電極形成 パッシベーション膜堆積
素子間分離
オーミック電極形成
図1 プロセスフロー
表１ プロセス工程（手順と条件）
プロセス工程 プロセス手順、条件 1 サンプル へき開
素子間分離プロセス
1 サンプルクリーニング アセトン煮沸：3min
超音波洗浄（アセトン）：3min アセトンクリーニング
メタノールクリーニング 純水クリーニング、リンス 窒素ブロー、オーブンで乾燥
2 メサ用フォトリソグラフィー HPR1183 フォトレジスト塗布：スピンコータ ー,500rpm(5sec)/3000rpm(15sec))
プレベーク：ホットプレート(110℃, 4min) 露光： 15sec
現像： MIF:H2O=1:3, 60sec
ポストベーク：ホットプレート(80℃, 8min) 3 ドライエッチング RIE：ガス BCl3, 20SCCM;
出力：52W;
エッチング時間：2.5minutes 2
4 レジスト除去 アセトン煮沸,超音波洗浄
(必要に応じて)リムーバ原液煮沸3min アセトンクリーニング
メタノールクリーニング 純水クリーニング、リンス 窒素ブロー、オーブンで乾燥 オーミック電極形成
3
１ サンプルクリーニング 2.1と同じ
2 オーミック電極用フォトリソグラ フィー
HPR1183 フォトレジスト塗布：スピンコータ ー,500rpm(5sec)/3000rpm(15sec))
プレベーク：ホットプレート(110℃, 4min) 露光： 15sec
現像： MIF:H2O=1:3, 60sec
ポストベーク：ホットプレート(80℃, 8min) アッシング：150W, 40sec
酸化物除去：HCl:H2O = 1:1, 2min 純水クリーニング、リンス 窒素ブロー
3 蒸着 EB蒸着：Ti=200Å/Al=2000Å 4 リフトオフ アセトン煮沸：3min
超音波洗浄：3min アセトンクリーニング メタノールクリーニング 純水クリーニング、リンス 窒素ブロー
5 熱処理 電気炉：650℃, 10min, N2雰囲気 パッシベーション膜堆積
4
1 サンプルクリーニング 2.1と同じ
2 パッシベーション膜用フォトリソ グラフィー
HPR1183 フォトレジスト塗布：スピンコータ ー,500rpm(5sec)/3000rpm(15sec))
プレベーク：ホットプレート(110℃, 4min) 露光： 15sec
現像： MIF:H2O=1:3, 60sec
ポストベーク：ホットプレート(80℃, 8min) 純水クリーニング、リンス
窒素ブロー
3 パッシベーション膜堆積 EB蒸着：SiO2,600Å 4 リフトオフ 3.4と同じ
ショットキー電極形成
1 サンプルクリーニング 2.1と同じ 2 ショットキー電極用フォトリソグ
ラフィー
HPR1183 フォトレジスト塗布：スピンコータ ー,500rpm(5sec)/5000rpm(15sec))
プレベーク：ホットプレート(110℃, 4min) 露光： 15sec
現像： MIF:H2O=1:3, 60sec
ポストベーク：ホットプレート(80℃, 8min) アッシング：150W, 40sec
酸化物除去：HCl:H2O = 1:1, 2min 純水クリーニング、リンス 窒素ブロー
3 蒸着 EB蒸着：Ni=500Å 抵抗加熱蒸着：Au=500Å 5
4 リフトオフ 3.4と同じ
付録２ C-V 特性およびキャリアプロファイル
C-V 測定には通常ショットキーダイオードが使われる。ショットキーダイオードの断面 図を図１に示す。C-V 測定において測定対象の回路モデルはコンデンサと抵抗が並列にな っている(図2)。そのためオーミック電極からショットキー電極直下までのアクセス抵抗は 誤差になるので電極間隔はできるだけ小さいほうが良い。測定は印加した交流電圧信号と 電流の振幅、位相差より容量成分と抵抗成分を測定している。AlGaN/GaN HEMT構造の 場合、AlGaN 層が絶縁体の働きをするのでゼロバイアスでの容量は AlGaN 層の膜厚と電 極面積、AlGaN 層の誘電率で決まる。以下にゼロバイアスでの n-GaN と AlGaN/GaN HEMT結晶での容量を示す。
(ⅰ) n-GaNの場合
−
=
=
q V kT t qN
t C S
bi D GaN depletion
depletion GaN
0 0
2 ε ε ε
ε
ただし、
(1)
(ⅱ) AlGaN/GaN HEMT構造の場合
AlGaN AlGaN
t C
ε ε
0S= (2)
(C:容量、ε0:真空の誘電率、εGaN:GaN の誘電率、εAlGaN:AlGaNの誘電率、S:電極面積、
tdeple iont :空乏層厚さ、tAlGaN:AlGaN層厚さ、q:電子電荷、ND:ドナー濃度、Vbi:ビルトイン電 圧、k:ボルツマン定数、T:温度)
G Y C-V Meter
ショットキー電極
オーミック電極 C
アクセス抵抗 空乏層
図2 等価回路図 ｎ型半導体
n-GaNの場合、S=100×100μm2、Vbi=1.0V、ND=1×1017cm-3のとき、tdeple onti =100nmと なりC=8pF程度となる。
C-V 測定を行うとショットキー電極直下部のキャリア濃度を求めることができる。つぎ にその原理を述べる。
ドナー濃度を一定とし、ウェハ面で深さ方向の 1 次元で解析をすると、まずポアソンの 方程式より
ε qN
Ddy V
d
22= −
(3)となる。
式(3)を解くために境界条件を
V W dy V
dV V
W y
=
=
=
=
) ( , 0 0 ) 0 (
(4)
とする。この条件で式(3)を解くと
W y y qN
V qND D
ε
ε
+−
= 2
2 (5)
となる。よって空乏層幅Wは
− −
= q
V kT qN V
W
biD
ε
2
(6)となる。この空乏層の単位面積あたりの容量は
− −
=
=
q V kT V
qN C W
bi D
2
ε ε
(7)
− −
= q
V kT qN V
C ε
D bi2 1
2 (8)
となり、1/C2-V特性の傾きからドナー濃度がわかる。
つぎにドナー濃度が一定でない場合を考える。微小領域では式（8）が成り立つとすると
qN
DdV d C
ε 2 1
2
= −
(9)
と書くことができるので1/C2をVで微分することよりドナー濃度がわかる。また、空乏層 端は式(7)よりW=ε/C なので微小領域の表面からの深さがわかる。この深さ情報とドナー 濃度情報よりキャリアプロファイルが作成できる。
ｄ(1/C2)/dV
1/C2 ND[cm-3]
Depth[nm]
Vg
図3 1/C2-Vgプロット図 図4 キャリアプロファイル
付録 3 TLM 法とコンタクト抵抗
コンタクト抵抗を測定するにはクロスケルビン法や TLM(Transmission Line Model)法 が用いられる。プロセス技術の確立していないGaN系半導体ではプロセスが容易な TLM 法がよく用いられている。
TLM 法の代表的はマスクパターンを図１に示す。TLM 法では電極間隔を変化させなが ら各電極間での抵抗値を調べることでシート抵抗(RS)とコンタクト抵抗(RC)が求められる。
その原理を以下に示す。
各電極間の等価回路モデルは図２のようになる。電極間の抵抗は距離(L)に比例し、幅(W) に反比例する。また、コンタクト抵抗は電極幅に反比例すると考えられる。そのため測定 される抵抗(R)は
W R W
L R RS 2 C
+
= (1)
となる。式１よりLをx軸、Rをy軸にプロットすると、y軸切片が２RC/WとなりRCが 計算できる。また、傾きからRSがわかる。(図3)
5μm 10μm 15μm 20μm 25μm 30μm
100μｍ
図１ TLMマスクパターン
切片=2RC/W
傾き=Rs/W 線形近似 測定値
電極
RS RC
RC
R
半導体基板
図2 等価回路モデル 0
L 図3 L-Rプロット図
MOSFET等の電子デバイスでは電流はウェハを横方向に流れる。そのためコンタクト抵 抗は電極の幅にのみ依存すると考えている。しかし、物性的にはコンタクト抵抗は面積に 依存すると考える方が妥当である。そこでコンタクト抵抗が面積と電極幅にどのように影
[
0[V]一定としてい る。図4の微小区間の等価回路は図5のようになる。この等価回路より
響を受けるかを考える。
電極のモデルを図4に示す。電極は幅W cm]とし、電極の単位面積あたりの抵抗をρC[Ω cm2]とする。また、半導体のシート抵抗をRS[Ω]として、電極の電位をV
) (x
S I
W dx
dV = R (2)
) (x