第 4 章 微細 MOSFET の真性ばらつきのシミュレーション 95
4.2 離散的不純物分布起因ばらつきの計算結果
ゲート長60nmの同一製造工程のMOSFETの３次元プロセスデバイスシミュレーションを一様乱数の種 を変えて100組計算を行い、しきい値電圧の頻度分布を求めた結果を図4.11に示す。
(a)
200 250 300 350
0 5 10 15 20 25 30 35
V
th(mV)
Frequency (arb. units)
<Vth>=282mV σVth=28mV nMOSFET
Lg=70nm Wg=80nm
(b)
−3500 −300 −250 −200 5
10 15 20 25 30 35
Vth (mV)
Frequency (arb. units)
<Vth>=−262mV σVth=27mV pMOSFET
Lg=60nm Wg=60nm
図4.11:しきい値電圧Vthの頻度分布の計算結果 (a) nMOSFET:σVth=28mV (b) pMOSFET:σVth=27mV
頻度分布の計算結果に正規分布を当てはめることで標準偏差(σVth)は28mVと求められた。サブ100nm
のMOSFETにおける真性ばらつきの典型値として決して軽視できない大きなばらつきと言えよう。
0 10 20 30 40 50 60 70 80 90100 0
20 40 60 800 10 20
nMOS pMOS
L
g(nm) σ V
th(mV) σ N
dopant(a)
(b)
図4.12:しきい値電圧のばらつきとチャネル不純物原子数ばらつきのゲート長依存性
図4.12に、しきい値電圧のばらつきとチャネル不純物原子数ばらつきのゲート長依存性を示す。しきい 値電圧ばらつきはシリコンチャネル表面の不純物ゆらぎに敏感であるため、表面から2nm以内の不純物数 からσNdopantを評価した。しきい値電圧の標準偏差σVthは、Lg = 40nm nMOSFETの方がLg = 35nm
pMOSFETのそれよりも大きい（図4.12）。このことは、pMOSFETよりもnMOSFETのチャネル不純物数 のばらつき程度が大きいことを表している。
本研究の原子レベルプロセスデバイスシミュレーション手法でMOSFETの電流電圧特性Id-Vgのばら つきを計算した結果を図4.13に示す。図4.13は見やすさのために、平均のしきい値hVthiのデバイス特性 と標準偏差分（Vth =hVthi ±σVth）デバイス特性をプロットした。しきい値のばらつきは見て取れるが、
pMOSFET、nMOSFET共にサブスレッショルド特性の傾きに大きなばらつきは見られない。
(a)
−0.8 −0.6 −0.4 −0.2 0.0 10−10
10−9 10−8 10−7 10−6 10−5 10−4 10−3
V
g(V) I
d(A/ µ m)
Vd=0.05V
pMOSFET Lg=60nm Wg=60nm
S=89mV/dec.
σVth=27mV
Average
σVth
−σVth
(b)
0.0 0.2 0.4 0.6 0.8 10−10
10−9 10−8 10−7 10−6 10−5 10−4 10−3
V
g(V) I
d(A/ µ m)
Vd=0.05V
nMOSFET Lg=70nm Wg=80nm σVth
Average S=84mV/dec.
σVth=28mV
−σVth
図4.13:Id-Vg特性ばらつきの計算結果(a) pMOSFET (b) nMOSFET
ここでは、原子レベルプロセスシミュレーションによりイオン注入、拡散を同一条件で100通り計算し、
それぞれ異なるしきい値を得たが、それら全てを平均化した分布から、改めてポアソン分布で離散的不純物 配置を人為的に発生させた場合のばらつき特性の違いを調べてみた。図4.14に連続的な濃度からポアソン分 布で個々の不純物のランダム配置を得る手順を示す。結果は、図4.15に示すように両者の違いは小さい。本 質的に拡散現象はランダムであり３次元ポアソン分布で表現可能であることを示している。
(a)
1e+19
5e+18 10 20 30
40 50 6070 80 90100
40 80 120 160
0 2e+180
4e+18 6e+18 8e+18 1e+19 1.2e+19 1.4e+19 1.6e+19
Channel (nm)
Depth (nm)
Acceptor concentration (cm )-3
(b)
C V << 1
図4.14:不純物の連続的濃度からランダム配置を生成する手順：(a)原子レベルプロセスシミュレーショ
ンで計算した個々の不純物の位置にて不純物電荷密度を4nmの半値幅を持つガンマ関数でコンボリュー ションし連続的濃度分布へ変換 (b)３次元ポアソン分布に従ったランダム配置の生成（連続的濃度がC で与えられた時、CV ¿1を満たすようにデバイス計算領域を微小体積セルV に分割、一様に発生させ た乱数がCV より小さい場合、セル中のランダム位置に不純物原子を置く）
本研究の３次元原子レベルプロセスデバイスシミュレーションの特徴は、ばらつきσVthに対するソース ドレイン、チャネルといった異なる不純物種の影響、感度を解析できる点にある。すなわち、計算結果から 特定の不純物種以外の分布を意図的に平均化して統計を採ることで、特定の不純物種が引き起こすばらつき
2000 250 300 350 5
10 15 20 25 30
V
th(mV)
Frequency (arb. units)
<Vth>~280mV
図4.15:しきい値電圧頻度分布の計算結果（実線は３次元原子レベルプロセスシミュレーションによる、
破線は３次元ポアソン分布（図4.14(b)）によるもの）
の頻度分布を得ることができる。図4.16にσVth についての特定の不純物種の寄与分を計算した結果を示 す。σVthについてのソースドレイン砒素の寄与は他に比べて小さく、しきい値電圧Vthのばらつきは、ほと んどチャネルボロンとhalo（ポケット注入）のインジウムによるものである。
0 5 10 15 20 25 30 σ V
th(mV)
All dopants (As, B and In) contributiion
Channel B and pocket In contribution Channel B contribution
Extension As contribution
nMOS (Lg=70nm, Wg=80nm)
図4.16:しきい値電圧Vthばらつき（標準偏差）に対する各不純物種の寄与
この節では、微細デバイス特性のばらつきが、離散的不純物分布のランダム性によってのみ引き起こされ るとして、イオン注入と拡散を原子レベルで計算し、３次元デバイスしミュレーションで個々の原子位置を 反映したしきい値電圧ゆらぎを統計的に予測した。これに加えて、真性ばらつきを引き起こす要因としてラ イン端ばらつき(LER)がある。MOSFETの場合、LERは単なるゲート電極長のゆらぎのみならず、ソース ドレイン、halo注入のマスクとしても働くため、本質的に３次元かつ（離散的）不純物分布との相関が無視 できない。次節では、LERを考慮したシミュレーションについて述べる。