図 3.11 送信ビットの生成方法
3.4 受信ビットのエラー訂正方法
46
3.4.2 なぜエラーが訂正できるのか
「送信ビット」が情報ビットとエラー訂正用ビットから構成されることから、
送信側から情報ビットとエラー訂正用ビットを送信することで、受信側で伝送 路で発生したエラーを訂正できる理由は、3.1 節の「パリティ･チェック」によ るエラーの訂正方法と、3.2節の「差集合巡回符号」によるエラーの訂正方法を 参照にしていただきたい。
ただし、パリティ・チェックの場合と差集合巡回符号の場合、ある「情報ビ ット」に対し、固有な計算により生成される「ビット」（パリティ・ビットやエ ラー訂正用ビット等）を付加することにより、付加しない場合よりも、受信側 でエラーを検出し、訂正する効率、確実性の向上に繋がることになることは言 うまでもない。
以上により、本章の、テレビの「文字多重放送」における情報データの送受 信中に生じるエラーに対して、一般的に用いられる訂正方法であり、かつ今回 の研究テーマである「差集合巡回符号 エラー訂正回路設計」に用いる方式「パ リティ・チェック」と「差集合巡回符号」についての説明を終える。
第 4 章
差集合巡回符号エラー訂正回路の設計
本章では、今回の卒業研究テーマである、テレビの「差集合巡回符号エラー 訂正回路」のブロック図によるシステムの設計に始まり、システムを構成する 各回路（エラー訂正に関わる部分として「送信機」、「受信機」を、それらのエ ラー訂正能力を評価するための「エラーカウンタ」）の
VHDL
や回路図による 設計・シミュレーションを経て、最終的に全回路を組み合わせたシステムのシ ミュレーションに至るまでの手順ついて順に説明する。さ ら に 、 今 回 は 設 計 し た 回 路 を 論 理 合 成 ツ ー ル 「
LeonardoSpectrum
LS2001_1a_31
」を用いて合成し、回路のクリティカル・パスの速度と合成後の回路規模について求めた。ただし、今回の設計の主旨が差集合巡回符号エラー 訂正回路の設計であり、あくまで「エラーカウンタ」は設計した回路のエラー 訂正能力の評価に使用するだけが目的なので、エラーカウンタについては、
VHDL
による設計および全回路のシミュレーションのみ行い、論理合成や回路 規模については求めていない。なお、今回差集合巡回符号エラー訂正回路のシステム設計をしていくうえで、
用いる信号名や情報データのビット長などは、今回応募した「
Design Wave
設 計コンテスト2002
」の仕様にて設定されたものである。したがって、信号は各 回路ごとに生成したので、回路が異なっても信号名が等しい場合がある。また、実際に一般にテレビの文字多重放送にて使われているものと異なることを予め 了承頂きたい。
48