図 3.11 送信ビットの生成方法
リスト 4. 6 RECEIVER テストベンチ 1/5
4.5 システム全体のシミュレーション
90
リスト4.9 全体システム用テストベンチ2/3
component errorcnt
port ( START : in std̲logic;
RB : in std̲logic;
START2 : in std̲logic;
RBEC : in std̲logic;
ERRCNT : out unsigned (7 downto 0);
RESET : in std̲logic;
CLK : in std̲logic
);
end component;
SIGNAL cycle : integer := 0;
SIGNAL CLK : std̲logic := '0';
SIGNAL RESET : std̲logic := '1';
SIGNAL ERRCNT : unsigned (7 downto 0);
signal SBWE : std̲logic;
signal SB : std̲logic;
signal START : std̲logic;
signal RBEC : std̲logic;
signal START2 : std̲logic;
BEGIN
-- clock generation
-- CLK <= not CLK after 10 ns;
TX: transmitter port map
(SBWE, SB, START, RESET, CLK);
RX: receiver port map
(START, SBWE, START2, RBEC, RESET, CLK );
EC: errorcnt port map
(START,SB,START2,RBEC,ERRCNT,RESET,CLK);
process begin
if (cycle < 1500)then
リスト4.9 全体システム用テストベンチ3/3 cycle <= cycle +1;
wait for 10 ns;
CLK <= not CLK;
else wait;
end if;
end process;
process
begin
RESET̲LOOP: for N in 0 to 3 loop
wait until falling̲edge(CLK);
end loop RESET̲LOOP;
RESET <= '0';
CAL̲LOOP: for N in 0 to 500 loop
wait until falling̲edge(CLK);
end loop CAL̲LOOP;
wait;
end process;
end architecture behavior;
configuration CFG̲DCC21 of testbench is for behavior
end for;
end configuration CFG̲DCC21;
図
4.12
全体システムのシミュレーション波形92
以上により、本章のテーマであり、本卒業研究テーマである「差集合巡回符 号エラー訂正回路」の設計ブロック図によるシステム設計に始まり、システム を構成する各回路（エラー訂正に関わる部分として「送信機」、「受信機」およ び「エラーカウンタ」）のVHDLや回路図による設計・シミュレーション・論理 合成等の過程を経て、最終的に全回路を組み合わせたシステムのシミュレーシ ョンに至るまでの手順ついての説明を終える。
図
4.13
全体システムシミュレーション波形（拡大）第５章 おわりに
卒業研究を通して、文字多重放送に用いられる「差集合巡回符号エラー訂正 回路」を設計するための技術を習得することができた。送信機で送りたいデー タを作って送り出し、受信機で受け取ってエラーを発見し訂正する一連の動作 を行うための概要や回路設計の技術について理解できた。また、エラー訂正が 行われる背景となるテレビ等の文字多重放送についても知識を深めることがで きた。回路設計する上で用いた論理回路の基礎知識や
VHDL
設計の技術（回路 設計のソースコードの作成およびテストベンチを作成しシミュレーションする 技術）についても学ぶことができた。さらに、論理合成ツールによるクリティ カル･パスの速度や論理合成後の回路規模の評価についても理解できた。今後の課題としては、
FPGA
で設計した回路を実装してみること、実装する ために必要な知識を習得することが挙げられる。また、今回設計した回路のク リティカル・パスの速度や論理合成後の回路規模についても改善の余地がある とみられるので、より速度が速く、より規模が小さいものになるように検討し たい。さらに、本研究は「DesignWave
」誌の「設計コンテスト2002
」の中級 レベルに相当するので、上級レベルの設計にも取り組みたい。94
謝辞
本卒業研究を行うに際し、終始、懇切丁寧な御指導、御鞭撻を賜りました高 知工科大学工学部電子・光システム工学科矢野政顕教授に心から感謝いたしま す。
研究中、懇切丁寧な御指導を賜りました高知工科大学工学部電子・光システ ム工学科学科長、原 央教授ならびに河津 哲教授、橘 昌良助教授に厚くお 礼申し上げます。
また、終始、適切なご助言、ご助力をいただきました高知工科大学工学研究 科基盤工学専攻情報システムコース前期修士課程、坂下雄一氏、高知工科大学 大学院工学研究科基盤工学専攻電子･光エレクトロニクスコース前期修士課程、
木村知史氏、中村基継氏、高知工科大学工学部電子・光システム工学科学部生、
松村暢也氏、山崎慎太郎氏、松見隆之氏、ほか皆様に心から感謝し、お礼申し 上げます。