I/O規格
例7–21に、図7–31に示すI/Oインタフェースを制約するSDCコマン ドを示します。
例7–21. I/Oインタフェースを制約するSDCコマンド
# クロック・ポートのベース・クロックを作成
create_clock –period 10 –name clk_in [get_ports clk_in]
# ソース・レジスタをドライブするベース・クロックと同じプロパティを持つ仮想クロックを作成 create_clock –period 10 –name virt_clk_in
# ベース・クロックではなく、
# 仮想クロックを参照する入力遅延を作成
# set_input_delay –clock clk_in <delay_value> [get_ports data_in]を使用しないこと set_input_delay –clock virt_clk_in <delay value> [get_ports data_in]
I/O 規格
Quartus II TimeQuestタイミング・アナライザは、デザイン内のポートを制約するSDCコマンドをサポートしています。これらの制約により、
Quartus II TimeQuestタイミング・アナライザは、FPGAの内部タイミ ングだけでなく、外部デバイスのタイミングおよび外部ボードのタイミ ング・パラメータも含む、システム・スタティック・タイミング解析を 実行できます。
set_input_delayコマンドを使用して、デザインのポートに入力遅延 制約を指定します。例7–22に、set_input_delayコマンドとオプショ ンを示します。
例7–22. set_input_delayコマンド set_input_delay
-clock <clock name>
[-clock_fall]
[-rise | -fall]
[-max | -min]
[-add_delay]
[-reference_pin <target>]
[-source_latency_included]
<delay value>
<targets>
表7–14に、set_input_delayコマンドのオプションを示します。
表7–14. set_input_delayコマンドのオプション
オプション 説明
-clock <clock name> ソース・クロックを指定します。
-clock_fall クロックの立ち下がりエッジに対する到達時間を指定します。
-rise | -fall ポートにおける立ち上がり遅延または立ち下がり遅延を指定します。
-max | -min 最小または最大データ到達時間を指定します。
-add_delay 別の遅延を追加します。ただし、ポートに割り当てられている既存の
遅延は置き換えません。
-reference_pin <target> ソース・レイテンシとネットワーク・レイテンシを決定するデザイン のピンまたはポートを指定します。これは、クロックが供給される出 力ポートを基準にして入力遅延を指定するのに便利です。
-source_latency_ included 入力遅延値にソース・レイテンシ遅延値が含まれることを指定しま
す。したがって、クロックに割り当てられているソース・クロック・
レイテンシは無視されます。
<delay value> 遅延値を指定します。
<targets> デスティネーション・ポートまたはピンを指定します。
I/O規格
入力遅延値に–maxまたは–min値の一方しか指定していない 場合は、警告メッセージが表示されます。入力最小遅延のデフォ ルト値は、入力最大遅延と同じです。いずれか一方しか指定し ていない場合は、入力最大遅延のデフォルト値が入力最小遅延 と同じになります。同様に、遅延値に-riseまたは-fall値の 一方しか指定していない場合は警告メッセージが表示され、デ フォルトの遅延値は、入力最小および入力最大遅延の場合と同 じように設定されます。
最大値はセットアップ・チェックに、最小値はホールド・チェックに使 用されます。
デフォルトでは、入力遅延のセット（min/max、rise/fall）は、-clock、
-clock_fall、-reference_pinの組み合わせにのみ使用できます。別の クロックの同じポートで入力遅延（-clock_fallまたは-reference_pin）
を指定すると、-add_delay オプションを指定しない限り、以前設定さ れた入力遅延はすべて削除されます。-add_delay オプションを指定す るとワースト・ケース値が使用されます。
-minおよび-maxオプションと同様、-riseおよび-fallオプションは 相互排他的です。
Set Output Delay
set_output_delay コマンドは、ポート（デバイス・ピン）における クロックに対するデータ所要時間を指定します。
set_output_delay コマンドを使用して、デザインのポートに出力遅 延制約を指定します。図7–33に出力遅延パスを示します。
図7–33.出力遅延
External Device Altera Device
Oscillator
例7–23に、set_output_delayコマンドとオプションを示します。
例7–23. set_output_delayコマンド set_output_delay
-clock <clock name>
[-clock_fall]
[-rise | -fall]
[-max | -min]
[-add_delay]
[-reference_pin <target>]
<delay value>
<targets>
表7–15に、set_output_delayコマンドのオプションを示します。
出力遅延値に–maxまたは–min値の一方しか指定していない 場合は、警告メッセージが表示されます。出力最小遅延のデフォ ルト値は、出力最大遅延です。いずれか一方しか指定していな い場合は、出力最大遅延のデフォルト値が出力最小遅延です。
最大値はセットアップ・チェックに、最小値はホールド・チェックに使 用されます。
表7–15. set_output_delayコマンドのオプション
オプション 説明
-clock <clock name> ソース・クロックを指定します。
-clock_fall クロックの立ち下がりエッジに対する所要時間を指定します。
-rise | -fall ポートにおける立ち上がり遅延または立ち下がり遅延を指定します。
-max | -min 最小または最大データ到達時間を指定します。
-add_delay 別の遅延を追加します。ただし、ポートに割り当てられている既存の遅
延は置き換えません。
-reference_pin <target> ソース・レイテンシとネットワーク・レイテンシを決定するデザインの ピンまたはポートを指定します。このオプションを使用して、クロック が供給される出力ポートを基準にして入力遅延を指定します。
-source_latency_included 入力遅延値にソース・レイテンシ遅延値が含まれることを指定します。
したがって、それ以降、クロックに割り当てられているソース・クロッ ク・レイテンシは無視されます。
<delay value> 遅延値を指定します。
<targets> デスティネーション・ポートまたはピンを指定します。
タイミング例外
デフォルトでは、出力遅延のセット（min/max、rise/fall）は、1 つの クロック、-clock_fall、ポートの組み合わせにのみ使用できます。別 のクロックまたは-clock_fallの同じポートで出力遅延を指定すると、
-add_delayオプションを指定しない限り、以前設定された出力遅延は すべて削除されます。-add_delay オプションを指定するとワースト・
ケース値が使用されます。
-minおよび-maxオプションと同様、-riseおよび-fallオプションは 相互排他的です。