第 4 章 提案する ADC と他手法との比較 23
4.3 他手法の TDC を用いた ADC との比較
この節では他の手法のTDCを用いるADCと提案方式とを比較して検討する.ここでは他 の手法のTDCを用いるADCとして小室貴樹氏の提案するADC[1]を選択する
4.3.1 小室氏の提案する ADC の原理 [1]
図4.3.1に小室氏の提案するAD変換器の構成を,図4.3.2にタイミングチャートを示す.
図中のAin が入力信号,Vrefが基準余弦波,CLKが周期Tのクロック信号,T/Hはトラック・
ホールド回路である.
基準余弦波Vref(t)の振幅はAref で,周期はクロック信号と同じTとし,また,クロックの 立ち上がりエッジでVref(t)の位相は0とする.
動作原理は,基準余弦波(Vref)が最大値となるタイミングでトラック・ホールド回路は入力 信号をサンプリングして,そのときの入力電圧を保持する(Vhold).この保持された電圧と基準 余弦波が交差するタイミング(t1,t2,t3,・・・)は,後続のコンパレータとTDCによりデジ タル値として得られる.基準余弦波の振幅Aref,周波数 f のパラメータは,事前の校正操作に より既知とすることができるので,各タイミングtn における基準余弦波の電圧は式(4.3.1)か ら求められる.
Vref(tn)= Arefcos (
2πtn
T )
(4.3.1) 入力アナログ信号Ain(t)と基準信号の余弦波Vref(t)をコンパレータで比較する.クロックの 立ち上がりエッジから(クロック周期T内に最初に現れた)コンパレータの出力波形が立ち上 がるまでの時間差をTDCにより測定する.この時間と基準余弦波信号から,その時間におけ る入力信号の振幅を求めることができる.nT≤ t<(n+1)Tにおいて
Arefcos (
2πtn
T
)=Ain(t) (4.3.2)
故に
tn = Tarccos (Ain(t)
Aref
)
(4.3.3) tn をデジタル化したものがTDCの出力Tout(n)であり,AD変換器のデジタル出力Dout(n) は
Dout(n)=Arefcos (
2πTout(n) T
)
(4.3.4) となる.
V\QFKRURQL]HG
dͬ, 9KROG
d
$LQW 9UHI
&/.
7RXW
図4.3.1 小室氏の提案するADCの回路図
sƌĞĨ
dƌĂĐŬ ,ŽůĚ dƌĂĐŬ ,ŽůĚdƌĂĐŬ ,ŽůĚ
ƚϭ
ƚϮ
ƚϯ
ŝŶ
^ĂŵƉůŝŶŐ ^ĂŵƉůŝŶŐ ^ĂŵƉůŝŶŐ ŽŵƉĂƌĂƚŽƌ
KƵƚƉƵƚ
><
;^ĂŵƉůŝŶŐůŽĐŬͿ
d ŵĞĂƐƵƌĞŵĞŶƚ
図4.3.2 小室氏の提案するADCのタイミン グチャート
4.3.2 提案 ADC との比較
本研究で提案するADCと小室氏の提案するADCを比較する.
本研究で提案するADCと小室氏の提案するADCは非常に似ているが,大きな違いとして 小室氏の提案するADCには一様サンプリングのためにトラック・ホールド回路がついている ことが挙げられる.
結果としてトラックホールド回路のない分,消費電力は本研究で提案するADCの方が少な く済み,優れているといえる.しかしデメリットとして,本研究で提案するADCはEHMIX の出力を交互に切り替えてTDCに入力しなければならないという問題がある.
また,小室氏は低周波数の入力信号をAD変換することを想定しているのに対して本研究は 入力信号をダウンコンバージョンしてAD変換するため通信機に用いるADCに向いていると いう違いがある.
第 5 章
シミュレーションによる確認
5.1 シミュレーション
提案するEHMIXとTDCを組み合わせたADCをLTspice 上で構成し,動作を確認した.
EHMIXはビヘイビア電圧源と理想バッファを用いて構成し,TDCの1つの遅延素子の遅延
量は10 psとし抵抗とコンデンサと理想バッファを用いて構成した.
その LTspice 上での回路図を図 5.1.1 に,その回路図の部分ごとの拡大図を図 5.1.2,図 5.1.3,図5.1.4に示す.また,図5.1.1の入出力波形を図5.1.5に示す.図5.1.5の一番上の枠 はRF信号とLO信号の合成波と反転RF信号とLO信号の合成波,それぞれをリミッタに通 した信号を表示している.2番目の枠はエンコーダ出力の1ビット目の出力,3番目の枠はエ ンコーダ出力の2ビット目の出力,4番目の枠はエンコーダ出力の3ビット目の出力,5番目 の枠はエンコーダ出力の4ビット目の出力である.
この時,入力されている信号はRF信号が2 GHz振幅0.15 LO信号が1 GHz振幅1である.
(+0,; 7'& ኅዐነዙኝ
図5.1.1 LTspiceで構成した提案ADCの回路図
図5.1.2 LTspiceで構成した提案ADCの回路図のEHMIX部分
図5.1.3 LTspiceで構成した提案ADCの回路図のTDC部分
図5.1.4 LTspiceで構成した提案ADCの回路図のエンコーダ部分
図5.1.5 LTspiceで構成した提案ADCの入出力波形
図5.1.5の一番上の枠よりこの時発生している時間差は45 ps程度だと分かる.その時の出 力は2〜5枠目から1ビット目が1,2ビット目が0,3ビット目が 1,4ビット目が0だと分 かる.これらより出力値は5だと読み取れる.図5.1.1より TDCの1つ目の出力は無遅延と 比較しているため実際の遅延量は4遅延より多く5遅延より少ないと判定できる.今1遅延
は10 psなのでこの結果は正しい.以上より提案ADCがLTspice上で動作することが確認で
きた.
5.2 考察
5.1節では RF信号の振幅により発生する時間差をTDCを用いて測定しデジタル値にする ことに成功した.
しかしここで図3.2.1と図3.3.6をもう一度見るとRF信号が2 GHz fLO = 12fRF のときに P1dBまで入力した場合,発生する最大時間差は80 ps程度だと分かる.
現在,フラッシュ型TDCで使われる遅延素子は最新のプロセスで作成した場合の最小値で も1つ分の遅延量は10 ps程度なのでこれでは最大で 8値しかセンシングすることができな い.このままでは最大でも3ビット程度しかセンシングできないという事であり通信に使うの に十分なビット数を確保できるとは言えない.
この問題の解決策としては今後の技術発展によるTDCの高性能化やEHMIXでの発生時間 差の拡大などが考えられる.
また4.1節で述べたように提案方式のADCの特徴として受信信号をオーバーサンプリング しているという点があるため,エンコーダ出力を移動平均しダウンサンプリングすることで実 際に得られた情報よりも精度のよい情報を得るという方法が考えられる.
今後の課題として実際にダウンサンプリングするとどの程度精度のよい情報が得られるのか の検討や,ダウンサンプリングの方法としてエンコーダ出力を移動平均するのではなく提案方 式ADCのエンコーダ前のTDCの出力は温度計コードなので,温度計コードのまま移動平均 する手法も考えられるため,その手法についての検討が考えられる.
第 6 章
結論
半導体プロセスが微細化し電源電圧の低下と高速スイッチング化が進んでいく中でその利点 を利用し欠点を避けることから時間領域での情報センシングが期待されており,様々な研究が されている.それに関連して,時間分解能を用いるADCについても多くの研究が進んでいる.
以上の動きを受け,本研究は時間分解能を利用するADCの新手法を提案するものである.
提案ADCは電圧-時間変換器として所望周波数の変動の容易さ,ミクサ出力をそのまま出力 信号として扱えるなどの利点からEHMIXを利用し,時間測定器として周波数カウンタよりも 消費電力が少ないTDCを利用するものとした.
研究では,まずTDCの動作原理と特徴について調べ,次にEHMIXの原理と特徴について 述べた.
また,EHMIXを電圧-時間変換器として利用した場合については研究が十分に進んでいない
ため解析した.この解析の中で高周波では入力に対する発生時間差が少ないという問題が出て きたため時間差を拡大する方法として,差動入力を用いる方法,LOの周波数を下げることで 発生時間差を拡大する方法を用いて発生時間差を拡大することに成功した.
その後,提案する ADCの原理と特徴を述べ,従来からある EHMIXを利用した ADCと 他手法のTDCを用いるADCと比較して検討した.その結果,提案方式ADCは従来方式の
EHMIXを用いるADCと比較すると受信周波数の変更の面で,他手法のTDCを用いるADC
と比較すると消費電力の面で優れていると分かった.
また,提案ADCをシミュレーション上で作成し,提案するADCが動作し入力信号に応じ たデジタル値を出力することを確認できた.
提案するADCの特徴として回路に特別な変更を加えずに受信周波数を変更でき,また受信 信号をオーバーサンプリングして受信するという点がある.これらの特徴からソフトウエア無 線機などの分野での利用が考えられる.
今後の課題として実際に試作しての実験などが考えられる.
謝辞
本研究を行うにあたり,日頃より多くの御助言,御指導いただいた谷本洋教授,吉澤真吾准 教授に深く感謝いたします.日頃から親身になって相談に乗っていただいたM2の杉本俊貴 氏,同じ学部生である三浦和也氏,鈴木優太氏ならびに研究を進める中で,様々な御助言をい ただきました,集積システム研究室の大学院生の皆様,研究室の同期の皆様にも感謝いたし ます.