2. 仕様の概要比較
2.20 ポートアウトプットイネーブル 2
表2.39にポートアウトプットイネーブル2仕様の概要比較を示します。
表2.39 ポートアウトプットイネーブル2仕様の概要比較
項目 RX630 (POE2a) RX231 (TPUa)
入力レベル検出によるハイ インピーダンス制御
POE0#～POE3#、POE8#の各入力 端子に立ち下がりエッジ、PCLK/8 ごとに16回、PCLK/16ごとに16 回、PCLK/128ごとに16回のLow サンプリングが設定可能
POE0#～POE3#端子の立ち下がり
エッジまたはLowサンプリングに よって、MTU相補PWM出力端子 をハイインピーダンスに設定可能
POE8#端子の立ち下がりエッジま
たはLowサンプリングによって、
MTU0出力端子をハイインピーダ ンスに設定可能
POE0#～POE3#、POE8#の各入力 端子に立ち下がりエッジ、PCLK/8 ごとに16回、PCLK/16ごとに16 回、PCLK/128ごとに16回のLow サンプリングが設定可能
POE0#～POE3#端子の立ち下がり
エッジまたはLowサンプリングに よって、MTU相補PWM出力端子 をハイインピーダンスに設定可能
POE8#端子の立ち下がりエッジま
たはLowサンプリングによって、
MTU0出力端子をハイインピーダ ンスに設定可能
出力レベル比較によるハイ インピーダンス制御
MTU相補PWM出力端子の出力レベ ルを比較し、同時にアクティブレベル 出力が1サイクル以上続いた場合、
MTU相補PWM出力端子をハイイン ピーダンスに設定可能
MTU相補PWM出力端子の出力レベ ルを比較し、同時にアクティブレベル 出力が1サイクル以上続いた場合、
MTU相補PWM出力端子をハイイン ピーダンスに設定可能
発振停止検出によるハイイ ンピーダンス制御
クロック発生回路が発振停止した場 合、MTU相補PWM出力端子および MTU0出力端子をハイインピーダンス に設定可能
クロック発生回路が発振停止した場 合、MTU相補PWM出力端子および MTU0出力端子をハイインピーダンス に設定可能
ソフトウェア（レジスタ）
によるハイインピーダンス 制御
POEのレジスタ書き込みをすること で、MTU相補PWM出力端子および MTU0出力端子をハイインピーダンス に設定可能
POEのレジスタ書き込みをすること で、MTU相補PWM出力端子および MTU0出力端子をハイインピーダンス に設定可能
イベント信号によるハイイ ンピーダンス制御
— イベントリンクコントローラ（ELC） からのイベント信号により、MTU相 補PWM出力端子およびMTU0出力端 子をハイインピーダンスに設定可能 割り込み POE0#～POE3#、POE8#の入力レベ
ル検出結果またはMTU相補PWM出 力端子の出力レベルの比較結果によ り、それぞれの割り込みを発生
POE0#～POE3#、POE8#の入力レベ ル検出結果またはMTU相補PWM出 力端子の出力レベルの比較結果によ り、それぞれの割り込みを発生
2.21 16 ビットタイマパルスユニット
表2.40に16ビットタイマパルスユニット仕様の概要比較を、表2.41に16ビットタイマパルスユニットの
レジスタ比較を示します。
表2.40 16ビットタイマパルスユニット仕様の概要比較
項目 RX630 (TPUa) RX231 (TPUa)
パルス入出力 最大32本（ユニット0：16本、ユニッ ト1：16本）
最大16本
カウントクロック 各チャネルに7種類または8種類 各チャネルに7種類または8種類 設定可能動作 コンペアマッチによる波形出力
インプットキャプチャ機能(ノイズ フィルタ設定可能)
カウンタクリア動作
複数のタイマカウンタ(TCNT)への 同時書き込み
コンペアマッチ/インプットキャプ チャによる同時クリア
カウンタの同期動作による各レジ スタの同期入出力
同期動作と組み合わせることによ る最大15相のPWM出力
カスケード接続動作
コンペアマッチによる波形出力
インプットキャプチャ機能(ノイズ フィルタ設定可能)
カウンタクリア動作
複数のタイマカウンタ(TCNT)への 同時書き込み
コンペアマッチ/インプットキャプ チャによる同時クリア
カウンタの同期動作による各レジ スタの同期入出力
同期動作と組み合わせることによ る最大15相のPWM出力
カスケード接続動作 バッファ動作 チャネル0, 3, 6, 9
レジスタデータの自動転送
チャネル0, 3
レジスタデータの自動転送 位相係数モード チャネル1, 2, 4, 5, 7, 8, 10, 11 チャネル1, 2, 4, 5
割り込み要因 52種類 (ユニット0：26種類、ユニッ ト1：26種類)
26種類
トリガ生成 プログラマブルパルスジェネレータ (PPG) の出力トリガを生成可能
— A/Dコンバータの変換開始トリガを生 成可能
A/Dコンバータの変換開始トリガを生 成可能
消費電力低減機能 モジュールストップ状態への遷移が 可能
モジュールストップ状態への設定が 可能
表2.41 16ビットタイマパルスユニットのレジスタ比較
レジスタ ビット名 RX630 (TPUa) RX231 (TPUa) TPUA.TSTR:RX630
TSTR:RX231
— タイマスタートレジスタ (ユニット0)
タイマスタートレジスタ
TPUB.TSTR — タイマスタートレジスタ
(ユニット1)
— TPUA.TSYR:RX630
TSYR:RX231
— タイマシンクロレジスタ (ユニット0)
タイマシンクロレジスタ
TPUB.TSYR — タイマシンクロレジスタ
(ユニット1)
—
2.22 8 ビットタイマ
表2.42に8ビットタイマ仕様の概要比較を、表2.43に8ビットタイマのレジスタ比較を示します。
表2.42 8ビットタイマ仕様の概要比較
項目 RX630 (TMR) RX231 (TMR)
カウントクロック 内部クロック：PCLK/1、PCLK/2、
PCLK/8、PCLK/32、PCLK/64、
PCLK/1024、PCLK/8192
外部クロック
分周クロック：PCLK/1、PCLK/2、
PCLK/8、PCLK/32、PCLK/64、
PCLK/1024、PCLK/8192
外部クロック
チャネル数 (8ビット×2チャネル)×2ユニット (8ビット×2チャネル)×2ユニット コンペアマッチ 8ビットモード (コンペアマッチ
A、コンペアマッチB)
16ビットモード (コンペアマッチ
A、コンペアマッチB)
8ビットモード (コンペアマッチ
A、コンペアマッチB)
16ビットモード (コンペアマッチ
A、コンペアマッチB)
カウンタクリア コンペアマッチA、コンペアマッチ B、外部カウンタリセット信号から選 択
コンペアマッチA、コンペアマッチ B、外部リセット信号から選択 タイマ出力 任意のデューティ比のパルス出力、
PWM出力
任意のデューティ比のパルス出力、
PWM出力 2チャネルのカスケード接
続
16ビットカウントモード TMR0を上位、TMR1を下位 (TMR2を上位、TMR3を下位) と する16ビットタイマ
コンペアマッチカウントモード TMR1はTMR0のコンペアマッチ をカウント (TMR3はTMR2のコ ンペアマッチをカウント)
16ビットカウントモード TMR0を上位、TMR1を下位 (TMR2を上位、TMR3を下位) と する16ビットタイマ
コンペアマッチカウントモード TMR1はTMR0のコンペアマッチ をカウント (TMR3はTMR2のコ ンペアマッチをカウント)
割り込み要因 コンペアマッチA、コンペアマッチ B、オーバフロー
コンペアマッチA、コンペアマッチ B、オーバフロー
イベントリンク機能 (出力) — コンペアマッチA、コンペアマッチ B、オーバフロー (TMR0, 2)
イベントリンク機能 (入力) — イベント受付により、3種類のうち1 つの動作が可能
(1) カウントスタート動作 (TMR0, 2) (2) イベントカウンタ動作 (TMR0, 2) (3) カウントリスタート動作 (TMR0,
2) DTCの起動 コンペアマッチA割り込み、コンペア
マッチB割り込みによる起動可能
コンペアマッチA割り込み、コンペア マッチB割り込みによる起動可能 A/Dコンバータの変換開始
トリガ
TMR0、TMR2のコンペアマッチA —
SCIのボーレートクロック 生成
SCIのボーレートクロックを生成 SCIのボーレートクロックを生成 消費電力低減機能 ユニットごとにモジュールストップ
状態への設定が可能
ユニットごとにモジュールストップ 状態への設定が可能
表2.43 8ビットタイマのレジスタ比較
レジスタ ビット RX630 (TMR) RX231 (TMR)
TCSR ADTE A/Dトリガ許可ビット —
TCSTR — — タイマカウンタスタートレジスタ