大 き さ (大小) が重要 と な る ア ド レ ス ま た はデー タ 信号の比 較に使用 し ます。
[extended with edges]
0、1、X、 R、F、B、N
=、<>、>、
>=、<、<=
LUT 4 ベース : 2 LUT 6 ベース : 8
大 き さ (大小) が重要 と な る ア ド レ ス ま た はデー タ 信号の比 較に使用 し ます。
[range] 0、1、X
=、<>、>、
>=、<、<=、 in range、not in range
LUT 4 ベース : 1 LUT 6 ベース : 8
値の範囲が重要 と な る ア ド レ ス ま た はデー タ 信号の比較に 使用 し ます。
[range w/edges]
0、1、X、 R、F、B、N
=、<>、>、
>=、<、<=、 in range、not in range
LUT 4 ベース : 1 LUT 6 ベース : 4
値の範囲 と 遷移検出が重要 と な る ア ド レ ス ま た はデー タ 信 号の比較に使用 し ます。
メ モ :
1. ビ ッ ト 値 : 0 = 論理値 0; 1 = 論理値 1、X = ド ン ト ケ ア; R = 0 か ら 1 に遷移; F = 1 か ら 0 に遷移; B = 任意の遷移; N = 遷移な し
2. ス ラ イ ス ご と のビ ッ ト 数は、 各比較ユニ ッ ト タ イ プの相対的な リ ソ ース使用数を示すための概算値です。
正確な概算値 と し て使用 し ないで く だ さ い。 LUT4 ベース のデバ イ スフ ァ ミ リ には、Spartan-3、 Spartan-3E、Spartan-3A、Spartan-3A DSP、 お よ び Virtex-4 FPGA が含ま れます。 LUT6 ベース のデバ イ スフ ァ ミ リ には、Virtex-5、Virtex-6、Spartan-6、Artix-7、Kintex-7 お よ び Virtex-7 FPGA (お よ び こ れ ら の フ ァ ミ リ のデバ イ スすべて) が含ま れます。
表 2-1 : ILA の ト リ ガー比較ユニ ッ ト タ イ プ (続き)
タ イ プ ビ ッ ト 値(1) 比較関数 ス ラ イ ス ご と の
ビ ッ ト 数(2) 説明
ILA コ アの生成
コ アの使用
デザ イ ンに ILA コ アの HDL サンプルフ ァ イ ルを イ ン ス タ ン シエー ト す る には、次の手順に従っ て ILA コ アのポー ト 信号をデザ イ ン内の信号に接続 し ます。
· ILA コ アの CONTROL ポー ト 信号は、 デザ イ ン内の ICON コ ア イ ン ス タ ン ス の未使用制御 ポー ト に接続 し ます。
· ILA コ アのデー タ お よ び ト リ ガーポー ト 信号の未使用ビ ッ ト は、すべて0 に接続 し ます。こ の よ う に接続す る こ と で、 マ ッ プ時に未使用 ト リ ガー/デー タ 信号が削除 さ れな く な り 、 イ ン プ
リ メ ン テーシ ョ ンプ ロ セ ス中の DRC エ ラ ーの発生を回避で き ます。
· デー タ お よ び ト リ ガー ソ ー ス信号が ILA ク ロ ッ ク 信号 (CLK) に同期 し てい る こ と を確認 し ます。
VIO コ アの生成
CORE Generator ツールを使用す る と 、HDL デザ イ ンに仮想入力お よ び出力を追加す る ための VIO コ ア を カ ス タ マ イ ズ し て生成で き ます。仮想入力お よ び出力は、 デザ イ ン内の特定の ク ロ ッ ク に同 期す る よ う に、 ま たは任意の ク ロ ッ ク ド メ イ ンに対 し て完全に非同期にな る よ う にカ ス タ マ イ ズで き ます。ま た、VIO コ アで使用 さ れ る 入力お よ び出力信号数 も カ ス タ マ イ ズで き ます。
CORE Generator でユーザー定義のパ ラ メ ー タ が確認 さ れ る と 、XST ネ ッ ト リ ス ト (*.ngc) お よ び CORE Generator プ ロ ジ ェ ク ト に関連す る その他の HDL 言語お よ び合成ツール用フ ァ イ ルが生成
さ れ、通常の FPGA デザ イ ン フ ロ ーで使用す る ネ ッ ト リ ス ト と コ ー ド 例が簡単に生成で き ます。
ザ イ リ ン ク ス CORE Generator ツ ー ル の [Debug & Verification] → [ChipScope Pro] で、[VIO (ChipScope Pro - Virtual Input/Output)] を選択 し て、 ウ ィ ン ド ウ 右側の [Customize and Generate]
を ク リ ッ ク し ます。
VIO コ アの標準オプ シ ョ ンの設定
VIO コ アのパ ラ メ ー タ は、CORE Generator で設定 し ます。
[Component Name]
[Component Name] には、 英数字の任意の組み合わせ と ア ン ダー ス コ ア (_) を使用で き ます。ただ し 、 ア ン ダース コ アは コ ン ポーネ ン ト 名の最初には使用で き ません。
[Generate Example Design]
VIO コ アジ ェ ネ レー タ では、 通常ネ ッ ト リ ス ト フ ァ イ ルや イ ン ス タ ン シエーシ ョ ン テ ンプ レー ト フ ァ イ ルな ど、 ザ イ リ ン ク ス CORE Generator の標準的な出力 フ ァ イ ルが生成 さ れ ま す。CORE Generator を使用 し て VIO コ アで使用す る デザ イ ン例を生成す る には、[Generate Example Design]
チ ェ ッ ク ボ ッ ク ス を オンに し ます。 デザ イ ン例には、 ソ ース コ ー ド や イ ン プ リ メ ン テーシ ョ ン ス ク リ プ ト フ ァ イ ルを含め、 デザ イ ン を イ ンプ リ メ ン ト す る のに必要な も のがすべて含まれます。
[Enable Asynchronous Input Port]
オンにす る と 、VIO コ アに非同期入力ポー ト が含まれます。 オンの と き 、[Width] に最大 256 ビ ッ ト ま でのポー ト 幅を指定で き ます。非同期入力ポー ト は VIO コ アへの入力で、 ク ロ ッ ク ド メ イ ン に関係な く デザ イ ンに含まれ る 任意の信号を監視す る のに使用で き ます。
[Enable Asynchronous Output Port]
オンにす る と 、VIO コ アに非同期出力ポー ト が含まれます。 オンの と き 、[Width] に最大 256 ビ ッ ト ま でのポー ト 幅を指定で き ます。非同期出力ポー ト は VIO コ アか ら の出力で、 ク ロ ッ ク ド メ イ ンに関係な く デザ イ ンに含まれ る 任意の信号を駆動す る のに使用で き ます。
[Enable Synchronous Input Port]
オンにす る と 、VIO コ アに同期入力ポー ト が含まれます。オンの と き 、[Width] に最大 256 ビ ッ ト ま でのポー ト 幅を指定で き ます。同期入力ポー ト は VIO コ アへの入力で、VIO コ アの CLK 入力に 同期 し てい る 任意の信号を監視す る のに使用で き ます。
[Enable Synchronous Output Port]
オンにす る と 、VIO コ アに同期出力ポー ト が含まれます。オンの と き 、[Width] に最大 256 ビ ッ ト ま でのポー ト 幅を指定で き ます。同期出力ポー ト は VIO コ アか ら の出力で、VIO コ アの CLK 入力 に同期 し てい る 任意の信号を駆動す る のに使用で き ます。
ATC2 コ アの生成
[Invert Clock Edge]
VIO コ アは、CLK 信号の立ち上が り エ ッ ジ ま たは立ち下が り エ ッ ジのいずれか を使用 し て、 同期 入力お よ び出力信号のデー タ を取得 し 、 生成で き ます。 [Invert Clock Edge] を オン にす る と 、VIO コ アに入力 さ れ る CLK 信号のエ ッ ジ を反転で き ます。
メ モ : ク ロ ッ ク は、 同期入力/出力が使用 さ れ る 場合のみ反転で き ます。
コ アの生成
VIO コ アのパ ラ メ ー タ を設定 し た ら 、[Generate] を ク リ ッ ク し て VIO コ アフ ァ イ ルを生成 し ます。
VIO コ アの生成中は、 進捗バーが表示 さ れ ます。ホ ス ト コ ン ピ ュ ー タ シ ス テ ム に よ っ ては、VIO コ ア の生成に数分かか る 場合が あ り ま す。 コ ア が生成 さ れた ら 、 生成 さ れた フ ァ イ ルの リ ス ト が [Readme (コ ア名)] ウ ィ ン ド ウ に表示 さ れます。
コ アの使用
デザ イ ン に VIO コ アの HDL サ ン プル フ ァ イ ルを イ ン ス タ ン シエー ト す る には、 次の手順に従っ
て VIO コ アのポー ト 信号をデザ イ ン内の信号に接続 し ます。
· VIO コ アの CONTROL ポー ト 信号をデザ イ ン内の ICON コ ア イ ン ス タ ン ス の未使用制御 ポー ト に接続 し ます。
· VIO コ アの非同期お よ び同期入力ポー ト 信号の未使用ビ ッ ト をすべて 0 に接続 し ます。こ の よ う に接続す る こ と で、 マ ッ プ時に未使用 ト リ ガー/デー タ 信号が削除 さ れな く な り 、 イ ン プ リ メ ン テーシ ョ ン プ ロ セ ス中の DRC エ ラ ーの発生を回避で き ます。
· 最良の結果を得 る には、 同期入力 ソ ース信号お よ び同期出力シ ン ク 信号が VIO ク ロ ッ ク 信号 (CLK) に同期 し てい る こ と を確認 し ます。
ATC2 コ アの生成
CORE Generator を使用す る と 、HDL デザ イ ン外部に Agilent 社 ロ ジ ッ ク アナ ラ イ ザキ ャ プチ ャ 機能を追加す る ための ATC2 コ ア を カ ス タ マ イ ズ し て生成で き ます。必要な入力デー タ ポー ト 数に 加え、 外部でのキ ャ プチ ャ に使用 さ れ る ピ ン数お よ びその特性を カ ス タ マ イ ズで き ます。ま た、 使 用す る キ ャ プチ ャモー ド ( [State] ま たは [Timing]) お よ び TDM の圧縮モー ド (1x ま たは 2x) も 選 択可能です。
CORE Generator でユーザー定義のパ ラ メ ー タ が確認 さ れ る と 、XST ネ ッ ト リ ス ト (*.ngc) お よ び CORE Generator プ ロ ジ ェ ク ト に関連す る その他の HDL 言語お よ び合成ツール用フ ァ イ ルが生成
さ れ、通常の FPGA デザ イ ン フ ロ ーで使用す る ネ ッ ト リ ス ト と コ ー ド 例が簡単に生成で き ます。
ザ イ リ ン ク ス CORE Generator ツ ール の [Debug & Verification] → [ChipScope Pro] で、[ATC2 (ChipScope Pro - Agilent Trace Core 2)] を選択 し て、 ウ ィ ン ド ウ右側の [Customize and Generate]
を ク リ ッ ク し ます。
ATC2 コ アのキ ャ プ チ ャ お よびス テー ト パラ メ ー タ の設定
ATC2 コ アのパ ラ メ ー タ は、CORE Generator で設定 し ます。
[Component Name]
[Component Name] には、 英数字の任意の組み合わせ と ア ン ダー ス コ ア (_) を使用で き ます。ただ し 、 ア ン ダース コ アは コ ン ポーネ ン ト 名の最初には使用で き ません。
[Generate Example Design]
ATC2 コ アジ ェ ネ レー タ では、 通常ネ ッ ト リ ス ト フ ァ イ ルや イ ン ス タ ン シエーシ ョ ン テ ン プ レー ト フ ァ イ ルな ど、 ザ イ リ ン ク ス CORE Generator の標準的な出力フ ァ イ ルが生成 さ れます。CORE Generator を 使 用 し て ATC2 コ ア で 使 用 す る デ ザ イ ン 例 を 生 成 す る に は、[Generate Example Design] チ ェ ッ ク ボ ッ ク ス を オ ン に し ま す。 デザ イ ン例には、 ソ ー ス コ ー ド や イ ン プ リ メ ン テー シ ョ ン ス ク リ プ ト フ ァ イ ルを含め、 デザ イ ン を イ ン プ リ メ ン ト す る のに必要な も のがすべて含ま れます。
[Acquisition]
ATC2 コ アのキ ャ プチ ャモー ド には、[Timing - Asynchronous Sampling] (非同期デー タキ ャ プチ ャ 用) ま たは [State - Synchronous Sampling] (CLK 入力信号に対す る 同期デー タ キ ャ プチ ャ 用) のい ずれか を設定で き ます。 State モー ド の場合、ATC2 コ ア を通 る デー タ パ ス でパ イ プ ラ イ ン化 さ れた フ リ ッ プ フ ロ ッ プが使用 さ れ、CLK 入力ポー ト 信号で ク ロ ッ ク が供給 さ れ ます。 Timing モー ド の 場合、ATC2 コ ア を通 る デー タパ スは、 出力ピ ンに到達す る で組み合わせ ロ ジ ッ ク のみで構成 さ れ てい ます。 Timing モー ド では、ATCK ピ ンが追加のデー タ ピ ン と し て使用 さ れます。
[Max Frequency Range]
[Max Frequency Range] リ ス ト か ら 、ATC2 コ アの最大動作周波数を指定 し ます。 ATC2 コ アの イ ン プ リ メ ン テーシ ョ ンは、 選択 し た最大周波数範囲に最適化 さ れます。選択可能な最大周波数範囲 は、[0 ～ 100 MHz]、[101 ～ 200 MHz]、[201 ～ 300 MHz]、 お よ び [301 ～ 500 MHz] です。最 大周波数範囲の選択は、[State - Synchronous Sampling] モー ド を選択 し た場合のみ指定で き ます。
[TDM Rate]
ATC2 コ アは、 キ ャ プチ ャ し た ト レースデー タ の格納にオンチ ッ プ メ モ リ リ ソ ース を使用 し ませ ん。その代わ り に、専用のプ ロ ーブ コ ネ ク タ を使用 し て FPGA ピ ンに接続 さ れてい る Agilent 社の ロ ジ ッ ク アナ ラ イ ザへデー タ を送信 し ま す。 TDM レ ー ト を 1x に設定す る と 、 デー タ がデバ イ ス ピ ンへ伝送 さ れ る 速度 と DATA ポー ト への入力速度は同一にな り 、2x に設定す る と DATA ポー ト への入力速度の 2 倍に な り ま す。TDM の レ ー ト を 2x に設定で き る のは、[State - Synchronous Sampling] モー ド に設定 さ れてい る と き のみです。
ATC2 コ アのピ ンお よび信号のパラ メ ー タ の設定
ATC2 のキ ャ プチ ャモー ド と ス テー ト オプシ ョ ン を設定 し た ら 、[Next] を ク リ ッ ク し ます。 2 ペー ジ目では、ATC2 ピ ン と 信号のパ ラ メ ー タ を設定 し ます。
[Enable Auto Setup]
オンにす る と 、Agilent 社の ロ ジ ッ ク アナ ラ イ ザに よ り ロ ジ ッ クアナ ラ イ ザのポ ッ ド 接続に最適な ATC2 ピ ン を自動的に設定で き ます。 ま た、 各 ATC2 ピ ンに最適な位相お よ び電圧サンプ リ ン グオ フ セ ッ ト も 自動的に決定 さ れます。こ のオプシ ョ ンは、 デフ ォ ル ト で イ ネーブルに さ れてい ます。
[Enable Always On Mode]
[Enable Always On Mode] を オンにす る と 、ATC2 コ アの内部 ロ ジ ッ ク お よ び出力バ ッ フ ァ が常に イ ネーブルに さ れます。こ のモー ド を オ ンにす る と 、FPGA デバ イ ス の コ ン フ ィ ギ ュ レーシ ョ ン時 に信号バン ク 0 に よ り ATD ピ ンが駆動 さ れ ます。こ のモー ド では、 最初に ATC2 コ ア を手動で設 定せずに、 デバ イ ス コ ン フ ィ ギ ュ レーシ ョ ン直後に発生す る イ ベン ト を キ ャ プチ ャ で き ます。こ の 機能はデフ ォ ル ト ではオ フ に さ れてお り 、[Timing - Asynchronous Sampling] モー ド を選択 し た場 合のみ指定可能です。