MAX 10 汎用 I/O ユーザー・ガイドのアーカイ
MAX 10 汎用 I/O ユーザー・ガイドの改訂履歴 B
2017.02.21
UG-M10GPIO 更新情報 フィードバック
日付 バージョン 変更内容
2017年2月 2017.02.21 商標を「Intel」へ変更。
2016年5月 2016.05.02 • デュアル電源 MAX 10デバイスでのみサポートされるI/O規
格を特定するために、サポートされるI/O規格のリストを更
• 新明瞭を期すためエミュレーション差動I/O規格の名称を更新
• ピン・タイプがサポートするI/O規格はそのピンのI/Oバン クに依存することを明確にするため、I/O規格の電圧とピン・
サポートについてのトピックを更新
• PCIクランプ・ダイオードの設定についての情報を更新
• サポートされるすべてのI/O規格の入力ピンはデフォル トでOn
• 3.0 V PCIを除くサポートされるすべてのI/O規格の出力
ピンはデフォルトでOff
• ADC I/Oの制限についてのトピックを更新
• Quartus Primeバージョン15.0.1以降で物理ベースのルー ルがサポートされるデバイスのリストを追加
• バンク8で許可されるGPIOの割合をリストしている表 は、F484パッケージでの一例であることを明記。すべての デバイス・パッケージで、許容されるGPIOの割合を超え ると Quartus Primeソフトウェアが警告メッセージを表示 することを追加。
Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus and Stratix words and logos are trademarks of Intel Corporation or its subsidiaries in the U.S. and/or other countries. Intel warrants performance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to make changes to any products and services at any time without notice.
Intel assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly
9001:2008ISO 登録済
日付 バージョン 変更内容
2015年11月 2015.11.02 • PCI クランプダイオードのサポートに3.3 V および2.5 V シュ ミット・トリガI/O 規格を追加
• プログラマブルI/Oバッファの機能と設定をまとめた表を追
• V加CCIO範囲における検討事項およびVREF I/O規格の制限に、
バンク1Aとバンク1Bで異なるVCCIO電源を使用する際の ガイドラインを追加
• E144パッケージでクロックおよび入力ピンを使用する際の
ガイドラインを追加
• Enable nsleep portパラメータ・オプションを追加
• Removed the topics about the IP catalog and parameter editor, generating IP cores, and the files generated by the IP core, and added a link to Introduction to Intel IP Cores.
• 表記をQuartus IIからQuartus Primeへ変更。
2015年6月 2015.06.10 • I/Oバンクの配置についてのトピックで、 MAX 10デバイスの
ピンアウトに関連するリンクを追加。デバイスのピンアウ ト・ファイルは、各I/Oバンクで使用可能なI/Oピンについ て詳しい情報を提供する
• ADCのI/O制約のガイドラインを更新
2015年5月 2015.05.04 • MAX 10 10M25デバイスのF672パッケージを削除
• サポートされるI/O規格の表でLVDS（専用）についての脚注 を更新し、すべてのI/OバンクでLVDSレシーバを使用でき ることを明記
• I/O規格の電圧レベルおよびピンのサポートの表の3.3 Vシ
ュミット・トリガの行のDQSの列に、欠落していた脚注番号
• を追加プログラマブル出力スルー・レート・コントロールをサポー トするI/O規格とドライブ能力設定の表を追加
• 外部メモリ・インタフェース I/Oの制限のトピックでF484パ ッケージにx24メモリ・インタフェース幅を追加
• プログラマブル差動出力電圧についてのトピックを追加
• 電圧リファレンス形式 規格のガイドラインに電圧リファ
B-2 MAX 10汎用I/Oユーザー・ガイドの改訂履歴 UG-M10GPIO2017.02.21