第 5 章 章 章 章
5.2 デバイス設計と作製 デバイス設計と作製 デバイス設計と作製 デバイス設計と作製
図5.1に、提案されたMIS構造m面AlGaN/GaN FET構造を示す。この 構造では、ゲート領域に uid-AlGaN を用いているため、完全なノーマリオフ動 作が期待できる。しかしながら、ノンドープm面AlGaNでは、分極効果が無い ためアクセス領域の電気伝導が得られないとう問題が生じる。この問題の解決 を図るため、アクセス領域のm面AlGaNを除去し、選択再成長 n+-GaN層をア クセス領域として用いた。[1] n+-GaN層を用いる事で、Racc、Rcの低減が期待で き、低 Ronを持つノーマリオフ型 FET の実現が期待できる。MIS 構造のゲート 絶縁膜として、PECVD で成膜された SiXNYを使用した。SiXNYゲート絶縁膜は、
選択再成長 n+-GaN 層とゲート電極との接触を防止するバリア層として、また、
Ni/m面 AlGaN 界面の界面準位を減少させ Vthの低下を防ぐためのゲート絶縁膜
として用いられた。
Nd=1×1018 cm-3のm面GaN上へPECVDを用いて20 nm成膜されたSiXNY
64
薄膜の評価を、C-V測定により行った。図5.2(a)にC-Vカーブと測定構造を、(b) に1/C2-Vプロットを示す。図5.2(a)のC-V カーブより、蓄積容量Cacc=3.08×10-7 F/cm2が得られ、式(2.3.3)より、SiXNYの比誘電率を求めるとεr=7が得られた。図 5.2(b)よりφB=3 eV、Nd=1×1018 cm-3が得られた。このNdは、m面GaNのドーピ ング濃度と一致しているため、信頼できる値といえる。実験により求められた パラメータを用いて、図5.1のゲート部分のバンド構造計算を行った。C-V測定 で求められたφBはm面GaN上SiXNYの値であり、m面AlGaN上SiXNYのφBは不 明であるので、バンド構造計算には文献値を用いた。φB=1.7 eV、[2] SiXNYと AlGaNのバンド不連続量∆Ec(SiN/AlGaN)=0.7 eV[2]としてバンド構造計算を行い、結 果を図5.3 に示す。このバンド構造より、m面AlGaN/GaN界面には2DEGが存 在せず、デバイスのノーマリオフ動作が期待できる事が示された。
図5.1 A proposed enhancement-mode m-plane uid-AlGaN/GaN FETs with selective regrown n+-GaN layers.
m-plane Ga N substra te Fe-doped Ga N 1.5µm
uid-Ga N 0.8µm
Ti/Al/Ni/Au Ti/Au SixNy 10nm
uid-Al0.26Ga0.74N 20nm Ni/Au/Ni Ti/Al/Ni/Au
Ti/Au
n+-Ga N n+-GaN
uid-Ga N 1µm
65 (a)
(b)
図5.2 (a) A C-V curve and (b) 1/C2 plot of SiXNY/m-plane GaN MIS structures.
0.0E+00 5.0E+13 1.0E+14 1.5E+14 2.0E+14 2.5E+14 3.0E+14
-10 -5 0 5
C ( F )
V (V) 3.0
2.5 2.0 1.5 1.0 0.5 0 C ( F /c m
2)
[ × × × × 10
14]
1 / C
20.0E+00 5.0E-08 1.0E-07 1.5E-07 2.0E-07 2.5E-07 3.0E-07 3.5E-07
-10 -5 0 5 10
C ( F )
V (V) 3.5
3.0 2.5 2.0 1.5 1.0 0.5 0 C ( F /c m
2)
[ × × × × 10
-7]
C(F/cm2 )
m-plane GaN substrate
n-GaN ohmic
metal
Ni/Au metal
SiXNY
66
図5.3 A band diagram and carrier profile of proposed SiXNY / m-plane uid-AlGaN/GaN gate structure.
選択再成長n+-GaN層の結晶成長と評価を行った。n+-GaN層は、真空蒸 着により成膜された酸化珪素(Silicon oxide : SiOX)をマスク層とし、MOCVD法に より選択再成長された。n+-GaNの選択再成長条件は、成長温度 1050 °C、成長 圧力 500 Torr、Siドーピング濃度 1019 cm-3、成長レート 0.13 nm/sとし、膜厚 80 nmのn+-GaNが結晶成長された。図5.4に選択再成長されたn+-GaNエピ膜表 面の走査型電子顕微鏡(Scanning electron microscopy : SEM) 写真を示す。n+-GaN の表面には凹凸が観察されているが、これは1019 cm-3以上の多量のSi不純物が ドーピングされているためであると考えられる。図 5.5 に n+-GaN 層のTLM 測 定結果を示す。n+-GaN再成長層では、Rc=0.25 Ω•mm、Rsheet=420 Ω /□の電気特性 が得られた。この値は、第4章のm面AlGaN/GaN構造において得られたRc=2.2 Ω•mmより一桁低く、c面AlGaN/GaN構造と同等の値Rc~0.5 Ω•mm[3][4] が得 られている事が分かる。m面GaNにおいても、ドーピング濃度を増加させる事
-4 -3 -2 -1 0 1 2
0 00
0 100100 200100100 200200200 300300300300 400400400400 500500500 600500 600600600 700700700700
Energy (eV)
Distance [ÅÅÅÅ]
0.00E+00 2.00E+18 4.00E+18 6.00E+18 8.00E+18 1.00E+19
0 100 200 300 400 500 600 700
Electron concentration [cm-3]
Distance (ÅÅÅÅ) 1.0
0.8 0.6 0.4 0.2 0 n(cm-3) [××××1019]
GaN AlGaN
SiXNY
(Å)
67
で、Rc を低減できる事が実証された。以上より、良好な電気伝導特性を持つ再 成長n+-GaN層が得られている事が確認された。
図5.4 A SEM picture of selective regrown n+-GaN layer.
図5.5 A TLM result of selective regrown n+-GaN layer.
図5.6 に、MIS構造ノーマリオフ型m面AlGaN/GaN FETのプロセスフ ローを示す。まず、SiOXマスク層1 µmが真空蒸着によって成膜された。選択再 成長領域のAlGaN/GaN構造がRIEにより50 nmエッチングされた後、MOCVD により膜厚80 nmのn+-GaN層が選択再成長された。その後、オーミック電極作 製、素子分離エッチングがなされた。SiOX マスク層をバッファードフッ酸 (Buffered hydrogen fluoride : BHF)でウェットエッチングし、ゲート絶縁膜として
2µm
0 2 4 6 8 10 12 14 16 18 20
0 5 10 15 20 25 30
Space (µ µ µ µ m)
R ( ΩΩΩΩ •m m )
68
10 nmのSiXNYがPECVDにより成膜された。SiXNY上にNi/Au/Niゲート電極が 作製された。図5.7に作製された素子のSEM画像を示す。n+-GaN層の選択再成 長を用いても、パターン崩れは起こらず、トランジスタ形状が作製されている 事が確認された。作製されたデバイスの設計値は、それぞれLg=1µm、Lsd=3.4µm, Wg=150 µmとした。
図5.6 A process flow of proposed enhancement-mode m-plane uid-AlGaN/GaN FETs with selective regrown n+-GaN layers.
図5.7 A SEM picture of fabricated m-plane uid-AlGaN/GaN FETs with selective regrown n+-GaN layers.
1µµµµm
Source Drain
Regrown layer Gate
Regrown layer
Epi wafer SiOXdeposition
AlGaN
GaN substrate
AlGaN and GaN etching SiO2
SiOXetching n+-GaN selective regrowth Ohmic metals formation
SiXNYdeposition Gate metal formation Pad metals formation
69