代表的な性能評価シミュレータ

ストのld命令，ld命令，add命令，st命令，プログラムカウンタを更新するinc命令に変 換している．

TC TLB

VS VMEM

TEXT DATA

STACK

int regs fp regs cond codes

図26 Shadeのデータ構造

バイナリ変換は実行されるコードのみを変換する動的バイナリ変換であり，その変換結

果は図26に示すTC（Translation Cache）に格納される．変換前のアドレスと変換後のア

ドレスはソフトウェアで作ったTLBという表で関係付けられ，その表はNウェイのセット アソシアティブ構造を採る．Shade は TC に可変長のエントリを順に詰めていく方式を採 り，満杯になるとフラッシュする．分岐命令の変換には，TC内の他エントリに分岐するチェ イン構造を採る．また，Shadeに関する別の文献[46]には，TCの管理方法にFIFOを用い て前方参照の分岐のみチェインしてサイクリックにTCを使用する方法も示されている．シ ミュレーション対象のレジスタ類は構造体VSに保持され，プログラムカウンタはホストレ ジスタに置かれている．バイナリ変換では，プログラムが命令を書きかえる自己修飾が課 題となる．Shadeでは，RISCでよく行われているキャッシュメモリをフラッシュする命令 をきっかけとして無効化処理をしている．Shade にはいくつかのモードがあり，トレース を生成せず単に命令実行をする，命令数のみカウントする，プログラムカウンタのみトレー スする，キャッシュアクセスしたアドレスをトレースするというモードの中から選択がで きる．変換性能としては，最速のモードでSparcからSparcへ変換する例として命令数で 平均2.9命令掛かるものと5.9命令掛かるものが示されている．処理時間は，ネイテイブ動 作の3.1倍と6.6倍掛かっている．SparcからSparcへの変換の中で遅いものは，ネイティ ブ動作の84倍の時間が掛かっている．

5.1.2. SimOSとEmbra

SimOSはスタンフォード大学で開発されたMIPS R4000系のシミュレータである（発表

1995年）．複数のシミュレーション方式を動的に切り替えながら実行を行う複合型のシミュ レータであり，シミュレーションの精度と速度のトレードオフを選択可能にしている．特 に OS の振舞いに対してハードウェアの挙動をシミュレーションする目的のため，SimOS は，アドレス変換を含むフルシステムシミュレーションが可能である．

RAM

MIPS R4x00 SGIマシン IRIX 5.3(host OS)

DISK Other Embra/Mipsy/MXS

IRIX 5.3(target OS)

Host Target Hardware Target OS

App App App

図27 SimOSの動作環境

図27にSimOSの動作環境を示す．シミュレータのコアは3種類ある．命令レベルシミュ

レータMipsy は，MIPS プロセッサのパイプラインを命令フェッチ／デコード／実行の 3

段階でラフにモデル化している．一方，MXSはプロセッサ内部のパイプラインを詳細にシ ミュレーションする．

EmbraはShadeと同様に動的バイナリ変換を使用しているが，OSカーネルのシミュレー

ションを行うためアドレス変換機能も備えている（発表 1996 年）．アプリケーション実行 のシミュレーション時間は，ネイティブ動作の 3.5～9倍，1命令をシミュレーションする のに掛かるホストのクロック数を示すCPI値は7.5～27である．キャッシュシミュレーショ ンを行った場合は更にその1.2～3倍程度の処理時間となる．

Embraはマルチプロセッサシミュレーションも可能で，4-CPUシミュレーションの例で

はCPU数に比例した処理時間が示されている．キャッシュシミュレーションを行った場合 は更にその 6～10倍の時間に延びる．文献 [37]によると，後に1998年に発表された論文 のデータよりキャッシュメモリシミュレーション時にはネイティブの 130 倍の時間が掛か ると評価されている．アドレス変換のため各CPUが4Mbyteの速見表を持つなど，メモリ 負荷が大きいことが大幅に時間が掛かる原因と考えられている．

OS込みのシミュレーションでは，シミュレーション時間はネイティブ動作時の60～100 倍の時間が掛かりCPI値では67～330である．しかし，このように性能低下は大きくても

Mipsyの16～18倍は高速である．

UNIX では複数プロセス間で同一プログラムを実行したときにテキスト領域がシェアさ れることなどから，バイナリ変換対象のコードは物理アドレスで管理している．Embra の 速度性能をShadeと直接比較はできないが，物理アドレスで管理しているためかShadeに 比べると性能が遅いように見える．

Embraには，ホストとシミュレーション対象の両方がマルチプロセッサのときに並列シ

ミュレーションするParallel-Embraという機能もある．しかし，評価アプリケーションが 並列性の高いSPALSH-2でも，ホストが4-CPU時に1-CPUの1.4～1.8倍程度にしか性能 向上していない．これはキャッシュメモリの動作チェックのオーバヘッドが大きいことが 原因であると解析されている．

5.1.3. SimICS

SimICS [36][37]は，スウェーデンコンピュータサイエンス研究所で開発されたシミュ

レータで，システム全体のシミュレーションをねらったものである（発表 1997年）．開発 に7年の歳月と20人年掛けたと報告されている[37]．現在はVirtutechなど商用に転用さ れ，Sparc以外の命令セットも対象にしている．

この特長は，シミュレーション対象のCPUの命令をメモリアクセスなどの部品に分解し たスレッデッドコードと呼ばれる中間コードに一旦変換して，そのコードをインタプリタ 実行する方式を採っている．そのため，一般のインタプリタより高速である．また，複合 型シミュレータの構成を採っていない．アドレス変換とキャッシュメモリアクセスをシ ミュレーション対象としてその使い方が最適になるように，メモリ容量を圧迫しないデー タ構造を用いている．図 28に示すように，アドレス変換には 4Kbyte ページごとに STC

（Simulation Translation Cache）と呼ぶ512エントリの変換バッファを，

｛リード，ライト，実行 ｝×｛ ユーザモード，特権モード｝

の計6組用意しているが合計24Kbyteと小さい．またキャッシュメモリアクセスにはライ ンサイズを16byteに固定した256エントリのMRU（Most Recently Used）のアドレスを 保持した STC を用い，キャッシュメモリのミス評価処理のオーバヘッドを削減している．

マルチプロセッサ用には，キャッシュメモリの共有エントリ間のリンクを持っている．た だし，STCのアクセスにSparcの 64ビット命令を使った処理やスレッデッドコードへの 分岐のgoto文にgccの方言を使うなど移植性は良いとはいえない．

Logical Address

Logical Page Real - Logical

＝

＋

Real Address 20 12

図28 STCの構造

SparcからSparcへのシミュレーションとして，CPI値が23～113の速度性能が示され

ている．

5.1.4. SimpleScalar

SimpleScalar（発表1997年）[7]はプログラムコードが公開[34]されている高速なシミュ

レータとして著名である．ウィスコンシン大学で開発され，MIPSアーキテクチャをベース にした仮想アーキテクチャPISA^†19用に，Cコンパイラ，リンカー，ライブラリと各種シミュ レータが公開と提供されている．そのため，SPEC CPU95をそのままコンパイルして，公 開されたシミュレータを使った評価ができることから，多くの研究者が利用あるいはシ

ミュレータの拡張を行っている．

シミュレータはインタプリタ形式であり，用途ごとにカストマイズする構成を採ってい る．シミュレータの種類には，命令を単純に実行するsim-fast，不正実行をチェックする機

能を持つsim-safe^†20，キャッシュシミュレーションを行うsim-cache，実行命令種などを調

査できる sim-profile，それらにアウトオブオーダのパイプラインと分岐予測ミスなども含

めた詳細パイプラインシミュレーションを行う sim-outorder^†21がある．インタプリタの構 造は，既に2.3.2で示したとおりである．

命令ごとに異なるインタプリタの実行コード，メモリアクセス，パイプライン制御など の情報は表をイメージした C 言語のマクロで定義され，C プリプロセッサにより用途別の コードに展開される構造を採る．このため，比較的高速な実装ができるが，可読性に課題 がある[5]．

PISA 用には C 言語で記述されたシステムコールシミュレータが実装されおり，POSIX 対応のOS には移植が容易である．WindowsのVC++には移植できないが，Cygwin 環境 下ではgccで実装できる．そのほかの命令セットとしてPowerPC，Alpha，ARMのソース も公開されているが，AIX，OSFなど現在では余り一般的でない環境が必要なため，PISA を使ったシミュレーション速度性能との比較がよく行われている．

SimpleScalar の Ver.3.0以降では，複数のシミュレータと複数の命令セットが利用でき

るが，それはソースコードを共通化しただけである．もともと，コンパイル時に定数やア ドレスが確定する構造を使って性能の最適化を図っている．そのため，複合型のシミュレー タ，マルチプロセッサ機能，異種プロセッサの混載を行うように拡張すると，その高速性 の特長が薄らいでしまう．

5.1.5. SimCore/Alpha

SimCore/Alphaは，CPUシミュレーションを目的としシミュレータのコアの高速化と可

読性をねらってC++でAlphaを記述したものである（発表2005年）[5]．高速化のために バイナリ変換などの手法は採らずに，インタプリタを使用している．プログラムカウンタ でハッシュした速見表でデコードのオーバヘッドを削減しており，その効果は2.3倍あると 報告されている．それは，一般のC言語によるデコード記述の処理よりここでのC++記述 のデコード処理が遅いため，効果が大きめに出ている．CPIは，130～180程度であり，ホ ストにパイプラインが深い Xeon を使用していることを差し引いてもCPI が大きく高速と はいえない^†22．

†19 MIPSは32ビットの命令長を持ち1～4段のデコードが必要であるが，PISAでは64ビットの命令長 にして命令種を限定して1バイトにコードを納めてユーザ拡張を許している．

†20 実在のアーキテクチャに比べると例外チェック機能が非常に少ない仕様となっている．

†21 分岐予測ミスによる投機実行失敗のペナルティ，命令プリフェッチ機構による命令キャッシュのアクセ ス，キャッシュミス時の最初の語をフェッチした後にパイプストールが解除される機能など多くの機能 が欠落しているが，これを使用した研究が多い．

†22 ESPRIT/simのXeonでPowerPCシミュレーションでC版でCPIが90，C++版で120であり，

SimCore/Alphaの169は大きい．