抽出サンプル選択処理

FPGAとホストPCは，Xillybus IP CoreとPCI expressを通じて通信を行う．

この時，リージョンXXLは256bit単位でデータ通信を行う．であるため，HiFP2.1 の回路も256bit単位でデータを処理する．これは，HiFP2.0およびHiFP2.1が1bit のFPIDを生成するために必要なサンプル数は1サンプル16bitが左右からの音 声各8サンプル，合計16サンプル，256bitであるため，これは一度のデータ通信

によってFPID1bit分のサンプルをFIFOに格納できる計算になり，ホストPCと

FPGA間での協調動作させるために都合がよいと言える．しかし，提案手法におけ る実装のHiFP2.0，およびHiFP2.1は共に256で割り切れないbit数のヘッダデー タを扱う．また，HiFP2.1においてはchunk領域間のgap領域のサンプル数は可変 長であるため，256bit単位でデータを取得できても，その全てがFPID生成に使 用されるサンプルであるとは限らない．そこで，本研究では可能な限り少ないク ロックで受信した256bit（8サンプル）のデータのchunk領域とgap領域の判別を 行い，chunk領域のサンプルのみを選択的に抽出するアーキテクチャを設計した．

このアーキテクチャは8サンプル分の入力バッファ，8サンプル分の位置補正 バッファ，chunk領域判定ロジックを持っている．Xillybusから送信されてきた入 力データを入力バッファがまず保持し，位置補正バッファはそれに1クロック遅 れてデータを保持する．よって，これら2つのバッファは時間差で合計2クロック サイクル分の入力データを保持できる．1bitのFPIDの生成に必要なサンプル数 は8サンプルで各クロックサイクルごとに入力されるサンプル量も8サンプルであ るので，まだ抽出されていないFPID1bit分のchunk領域内サンプルはこの2つの バッファ上に1度以上まとまって出現することになる．3.8 chunk領域判別ロジッ クは，2つのバッファがまだ抽出されていないFPID1bit分以上のchunk領域内サ ンプルを保持しているかどうかを毎クロックサイクルごとに判定し，含んでいる 場合はそれを離散Haarウェーブレット変換回路に転送する．

そのロジックを以下に詳しく記述する．まず，判定ロジックが，その入力デー タにおいてどのサンプルデータがchunk領域であるのかを識別し，抽出するサン プルデータの選択を行う．入力データが持ちうるchunk領域のサンプル数は最大

で16，そのうち左のサンプルのみを扱うので8組である．そのパターンは，「入力

データ全体がchunk領域を含まない」「入力データ全体がchunk領域である」「入 力データの途中にchunk領域の開始地点がある」「入力データの途中にchunk領域 の終了地点がある」の4パターンなので，そのいずれであるかを判定して，chunk 領域のサンプルデータのみをレジスタバッファに保存するようになっている．

その実装は，図3.9である．入力バッファレジスタには入力8サンプルの各サン プルごとに今回のクロックサイクルでDWTに使用するchunk領域サンプルのみ を右詰めにシフトさせるためのセレクタが配置されている．それらセレクタによっ て，補助バッファレジスタに残っているchunk領域サンプルと合わせて8サンプ

ル分のchunk領域サンプルを確保できる必要個数分のみが右詰めにされた形にな

るようにセレクタを介した該当部分の配線がデータを出力する．今回のクロック で使用しなかったchunk領域サンプルの個数は記録され，次のクロックまで保持 される．それと同時に，現在の入力バッファレジスタのデータは次のクロックで 使用するために補助バッファレジスタに受け渡される．位置補正バッファレジス タでは1クロックサイクル前に入力された8サンプルが格納されており，各サンプ ルごとに，chunk領域のサンプルのみを左詰めにシフトさせるためのセレクタが 配置されている．位置補正バッファレジスタでは1クロック前にDWTに使用され

なかったchunk領域サンプルのみが右詰めにされた形になるようにセレクタを介

した該当部分の配線がデータを出力する．chunk領域ではないサンプルデータ部 分にはそれぞれのレジスタにおいて0が出力されるようになっており，2つのレジ スタのそれぞれのサンプルごとに足し合わせて一度レジスタに保存した後，離散 Haarウェーブレット変換回路に出力する．

図 3.8: 抽出サンプル選択のイメージ図

図 3.9: 抽出サンプル選択の実装のイメージ図