データ・パス、クロッキング、FPGAファブリック-トランシーバ・インタフェース幅などの ALTGX MegaWizard Plug-In Manager の設定は、GIGE コンフィギュレーションと
SONET/SDH OC48コンフィギュレーションでは異なります。2つのコンフィギュレーション
の違いを、表5–37に示します。
Enable Channel and Transmitter PLL
Reconfigurationオプション
イネーブル
Use reconfig_address_en
オプション
イネーブル Enable Channel and
Transmitter PLL
Reconfigurationオプション
イネーブル
What is the main transmitter PLL reference index?
オプション
1
How many input clocks?
オプション
2
What is the selected input clock source for the
Transmitter PLL and Receiver PLL?オプション
1
What is clock 0 input frequency?オプション
125 MHz
表5–37. CMU PLLのリコンフィギュレーション・シナリオ (２/２)
ALTGXインスタンス ALTGX_RECONFIGインスタンス
ALTGX設定
4つのTX Only インスタンス
ALTGX_RECONFIG 設定
ALTGX_RECONFIG インスタンス
表5–38. GIGEとSONET/SDH OC48の違い
番号 機能ブロック GIGE SONET/SDH OC48 1 FPGAファブリック-トラン
シーバ・インタフェース幅
8 16
2 8B/10Bイネーブル 使用可 使用不可
3 レート・マッチャ・
イネーブル
使用可 使用不可
4 バイト・オーダリング・
ブロック・イネーブル
使用不可 使用可
5 受信出力データの同期に 使用されるクロック
（tx_dataout）
tx_clkout
（レート・マッチャが 使用されるため）
rx_clkout
6 データ・レート 1.25 Gbps 2.488 Gbps 7 許容入力基準クロック周波数 62.5 MHz
125 MHz
77.76 MHz 155.52 MHz 311.04 MHz 622.08 MHz
8 PCS-PMAインタフェース幅 10 8
これらの差異に基づいて、ALTGX MegaWizard Plug-In Managerのパラメータの選択、および 2 つのコンフィギュレーション間でトランシーバ・チャネルをダイナミックにリコンフィギュ レーションするために必要なFPGAユーザー・ロジックが決定されます。図5–58に、チャネ ル・リコンフィギュレーションの実行に必要な機能ブロックを示します。
機能ブロックは4つのセクションに分けて説明します。各セクションの内容は以下のとおりで す。
■ セ ク シ ョ ンI — ALTGXイ ン ス タ ン ス を コ ン フ ィ ギ ュ レ ー シ ョ ン し て、GIGEお よ び SONET/SDH OC48コンフィギュレーション向けに.mifを生成するステップを示します。
また、ALTGX_RECONFIGインスタンスを作成するステップも示します。
■ セクションII — ALTGX_RECONFIGコントローラのユーザー・コントロール・ロジックを セットアップします。
■ セクションIII — GIGEおよびSONET/SDHデータを処理するロジックについて説明しま す。このロジックは、（表5–37に示す）2つのコンフィギュレーション間のインタフェース 幅とクロッキングの違いのために必要です。
■ セクションIV — トランシーバ・チャネルおよびシステムのリセットを制御するユーザー・
図5–58. GIGEおよびSONET/SDH OC48コンフィギュレーションのダイナミック・リコンフィギュレーション
Memory 1 containing the GIGE
.mif
Memory 2 containing
the SONET/
SDH .mif
User control logic to control the ALTGX_RECONFIG
instance
Dynamic Reconfiguration
Controller (ALTGX_RECONFIG)
ALTGX Instance Reset Control Logic
User logic for GIGE and SONET/SDH datapath
Transceiver Instances User Logic in the FPGA fabric
3. トップレベルのデザインを GIGE_GXB インスタンスでのみ作成します。.mif を生成する Quartus II設定をイネーブルします。GIGEコンフィギュレーションの.mifを生成します。
トップレベル・デザインをコンパイルします。Quartus II ソフトウェアがGIGE コンフィ ギュレーションの.mif を生成します。GIGE_GXB.mif には、希望の GIGE コンフィギュ レーション設定が含まれています。
4. SONET/SDH OC48コンフィギュレーションに対する希望の設定で、ALTGXインスタンス を変更します。このインスタンスに、 SONET_GXB という名前を付けます。
5. トップレベルのデザインをSONET_GXBインスタンスでのみ作成します。.mifを生成する
Quartus II 設定をイネーブルします。トップレベル・デザインをコンパイルします。
Quartus IIソフトウェアがSONET/SDH OC48コンフィギュレーション用の.mifを生成し ます。SONET_GXB.mifには、希望のSONET/SDHコンフィギュレーション設定が含まれ ています。
6. 2つのメモリ・エレメントを.mifの内容で初期化し、ALTGX_RECONFIGインスタンスで 使用する適切な.mifを選択するユーザー・ロジックを作成します。
表5–39 に、GIGE コンフィギュレーションの1 つの通常のトランシーバ・チャネルに対する
ALTGXインスタンスの設定を示します。
表5–39. ステップ1: GIGEコンフィギュレーションのALTGXインスタンスの生成 (１/２) ALTGX MegaWizard Plug-In
Managerのオプション 設定
General画面
Which protocol will you be using?
オプション
プロトコルをGIGEコンフィギュレーションに設定します。
PLL/Ports画面
Optional Portsセクションで、
以下を実行します。
以下のコントロール信号とステータス信号を選択します。
■ rx_digitalreset
■ tx_digitalreset
■ rx_analogreset
■ rx_pll_locked
■ rx_freqlocked
その他の必要なステータス信号を追加します（ALTGX信号とそ の機能のリストについては、「Stratix IVデバイス・ハンドブック Volume 2」の「Stratix IVトランシーバ・アーキテクチャ」
の章の「トランシーバ・ポート・リスト」を参照してくださ い）。
Reconfig画面
Analog controls (VOD, Pre-emphasis, and Manual Equalization)オプション
トランシーバPMAコントロールを制御する必要がある場合、
Analog PMA controlsを選択します。PMAコントロールについ て詳しくは、5–50ページの「PMAコントロールのリコンフィ ギュレーション」を参照してください。
Enable Channel and Transmitter PLL Reconfigurationオプション
トランシーバ・チャネルをGIGEコンフィギュレーションから SONET/SDH OC48コンフィギュレーションにリコンフィギュ レーションする必要があるため、このオプションを選択します。
Channel Interfaceオプション このオプションを選択すると、コントロール信号とデータ信号
で構成されるデータ・インタフェース信号tx_datainfull [43:0]およびrx_dataoutfull[63:0]が作成されます。
この選択が必要なのは、FPGAファブリック-トランシーバ・
インタフェースがGIGEコンフィギュレーションの場合と SONET/SDHコンフィギュレーションの場合では異なるためで す（5–125ページの表5–38の8行目を参照）。
tx_datainfull[43:0]とrx_datainfull[63:0]の個々の ビットについては、5–88 5–29 5–91
Use alternate Transmitter PLL オプション
このオプションを選択すると、SONET/SDH OC48コンフィ ギュレーションの2番目のPLLがイネーブルされます。2番目 のPLLが必要なのは、GIGEとSONET/SDH OC48のコンフィ ギュレーション間で要求される入力クロック周波数とデータ・
レートが異なるためです（5–125ページの表5–38の6行目と7 行目を参照）
What is the protocol to be reconfigured to?オプション
このオプションをSONET/SDHに設定します。
What is the subprotocol to be reconfigured to?オプション
sub protocolをOC48に設定します。
What is the input clock frequency?オプションおよび What is the alternate Transmitter PLL bandwidth mode?オプション
要件に基づいて、input clock frequencyオプションと alternate transmitter PLL bandwidth modeオプションを選択 します。SONET/SDH OC48に対する許容基準クロック入力周 波数は、5–125ページの表5–38の7行目に規定されています。
What is the alternate transmitter PLL logical reference index?
オプション
論理基準インデックス・オプションの場合は、1または0を 選択します。Quartus IIソフトウェアは、論理基準インデックス を使用して、SONET/SDH OC48プロトコルにコンフィギュ レーションされたときの送信チャネルおよび受信チャネルの PLLクロック出力を選択します。MUX値は、GIGEモードと SONET/SDH OC48モードで異なる値を選択する必要がありま す。
例えば、SONET/SDH OC48コンフィギュレーションに論理 基準インデックス1を選択した場合、GIGEコンフィギュレー ションには0を選択する必要があります。2つのコンフィギュ レーションに同じ値を選択した場合、リコンフィギュレーショ ン後のトランシーバ動作は予測不能になります。
Reconfig 2画面
How should the receivers be clocked?オプション
Use the respective channel core clocksオプションを選択し ます。このオプションを選択すると、rx_clkoutポートが作成 されます。このオプションを選択するのは、2つのモードでク ロッキングが異なるためです（5–125ページの表5–38の5行 目）。FPGAファブリックのロジックは、ALTGXインスタンス のレシーバ出力を、SONET/SDHモードではrx_clkoutで、
GIGEモードではtx_clkoutでクロックできます。
How should the transmitters be clocked?オプション
任意のオプションを選択します。この例では、トランシーバ・
ブロックでのチャネル・リコンフィギュレーションが1つと 想定しているため、上記オプションの違いはありません。
ただし、チャネル・リコンフィギュレーションに使用される チャネル数が複数の場合、アルテラではトランスミッタ・
オプション間で1つのトランスミッタ・コア・クロックを共有 し、クロック配線リソースを節約することを推奨しています。
Check a control box to use the
corresponding control port: このオプションの信号は要件に基づいて選択します。このタブ
の信号は、Reconfig画面でChannel interfaceオプションが 表5–39. ステップ1: GIGEコンフィギュレーションのALTGXインスタンスの生成 (２/２)
ALTGX MegaWizard Plug-In
Managerのオプション 設定
ステップ2 — GIGEコンフィギュレーションのALTGX_RECONFIGインスタンスの作成 1. What is number of channels controlled by the reconfig controller?オプションを1に設定
します。
2. Analog controlsを選択し、必要に応じてPMAの値を変更します。
3. Channel reconfiguration with TX PLL select/reconfigオプションを選択します。この選択 はチャネル・リコンフィギュレーションを実行するのに必要です。
4. screen 1でAnalog controlsオプションが選択されている場合、ライト・コントロールおよ びリード・コントロール・オプションで必要な信号を選択します。
1 ライト・コントロールおよびリード・コントロール信号について詳しくは、
「Stratix IVデバイス・ハンドブック Volume 3」の「ALTGX_RECONFIGメガファ ンクション・ユーザー・ガイド」の章を参照してください。
5. ALTGX_RECONFIG MegaWizard Plug-In Managerのインスタンス化を実行します。
ステップ3 — トップレベル・デザインの作成とGIGEコンフィギュレーションのための.mif
の生成
ALTGX インスタンスのクロック入力接続を、以下に示します。クロック・ソースは、以下の
クロック入力に供給する必要があります。
■ GIGEコンフィギュレーション — pll_inclk入力およびrx_cruclk入力
■ SONET/SDH OC48コンフィギュレーション — pll_inclk_alt入力およびrx_cruclk_
alt入力
1. GIGEはALTGX MegaWizard Plug-In Managerの最初のページで選択したプロトコル・モー ドなので、Quartus II ソフトウェアでは GIGE クロック・ソースを pll_inclk 入力と rx_cruclk入力に接続する必要があります。
2. ALTGXインスタンスのcal_blk_clk入力をクロック・ソースに接続します。
1 cal_blk_clk信号の要件については、「Stratix IVデバイス・ハンドブック Volume 2」
の「Stratix IV GXトランシーバ・アーキテクチャ」の章の「トランシーバ・ポート・
リスト」を参照してください。
3. tx_dataout ポートと rx_datain ポートを、トップレベル・モジュールに接続します。
この接続はQuartus IIソフトウェアが正常にコンパイルするのに必要です。.mifを生成す るのに、ALTGX インスタンスの他の入力ポートと出力ポートの接続は必須ではありませ ん。
4. クロック・ポート（pll_inclk,rx_cruclk,pll_inclk_alt,とrx_cruclk_alt）に ピンを割り当てます。ALTGXインスタンスのtx_dataoutポートとrx_datainポート にピン・アサインメントが行われていない場合、Quartus IIソフトウェアは自動的にこれら のポートのピンを選択し、.mifにインスタンス名を付けます。.mifは、どの物理トランシー バ・チャネルでもリコンフィギュレーションの実行に使用できます。
デザインをコンパイルした後、Quartus II ソフトウェアはプロジェクト・ディレクトリ内の reconfig_mifフォルダに.mifを作成します。.mifをコピーし、別のフォルダに保存します。別 のフォルダに保存しないと、SONET/SDH コンフィギュレーションで新規に生成される .mif によって、現在の.mifが上書きされます。