4.1 本研究のまとめ
本論文では前半に、ピンチオフ点における速度飽和のパラメータνsatの新しい抽出方 法の研究に取り組んだものである。BSIM4 モデルに基づいてνsatのモデル式を提案し、
各パラメータの抽出法の提案、最終的には導出した値を用いて SPICE によってシミュ レーションを行った。BSIM4 モデルに基づいた近年のプロセス･デバイスにも応用可能 な方法である。本手法によるνsatの抽出は、MOSFET 以外にも、LDMOS や GaN などの多く の電界効果トランジスタで用いることが可能である。
本論文の後半では、LDMOS 信頼性シミュレーションの実現に向け、回路シミュレー タでホットキャリア注入による劣化現象を予測するための、劣化モデルの研究に取り 組んだものである。劣化モデル式の提案、HiSIM-HV モデルを用いてパラメータの抽出 を行い、最終的にデバイスの劣化シミュレーションに加え回路シミュレータでの検証 を行った。今回検証した部分に関しては十分な結果が得られたが、交流特性や過渡特 性についても議論することが実用化へ向けた課題である。
39
4.2 謝辞
本研究を進めるにあたり、所属研究室の小林春夫教授によりご指導、ご鞭撻賜りま したことを厚く御礼申し上げます。ならびに群馬大学小林研究室 客員教授をご退職さ れてからもご厚意で研究に関してご指導いただき、懇切丁寧なご助言で本研究を適切 な方向へ導いてくださいました帝京平成大学 青木均教授に、心より御礼申し上げま す。また、所属研究室の石川信宣技官には研究や生活を進める上での様々なアドバイ スやサポートをいただきましたことを深く感謝いたします。同研究室、同研究チーム の先輩方よりアドバイスやご指導をいただきましたこと、感謝いたします。
また、修士論文の提出にあたり、主査の尹友准教授、副査の松田順一客員教授より 様々なご助言いただきましたことを感謝申し上げます。
本研究を進める上で研究室での３年間の生活おいて、関わって下さったすべての 皆様に感謝申し上げます。誠にありがとうございました。
40
4.3 参考文献
[1] https://www.slideshare.net/TsuyoshiHorigome/foryou-6538832（2019/02/04）
[2] http://www.nature.com/news/the-chips-are-down-for-moore-s-law-1.19338
（2019/02/02）
[3]
https://www.sony-semicon.co.jp/products_ja/quality/pdf/Handbook_j_201812.pdf（2019/02/04）
[4] 青木均， 嶌末政憲，川原康雄，「CMOS モデリング技術」，丸善出版，2006．
[5] R. J. Schreutelkamp, L. Deferm, “A New Method for Measuring the Saturation Velocity of Submicron CMOS Transistors”, Solid-State Electronics, vol. 38, no. 4, pp.791-793(April1995)
[6] R. Takahashi, H. Aoki, N. Tsukiji, M. Higashino, S. Shibuya, K. Kurihara, H. Kobayashi, “Velocity Saturation Calculations for 90nm MOSFET Modeling in Saturation Regions”,8thInternational Conference on Advanced Micro-Device Engineering, Kiryu (Dec.2016).
[7]
http://ngspice.sourceforge.net/external-documents/models/BSIM480_Manual.pdf（2019/02/06）
[8] https://www.aist.go.jp/aist_j/press_release/pr2004/pr20041125/pr20041125.
html（2019/02/06）
[9] E. Maricau and G. Gielen, Analog IC Reliability in Nanometer CMOS, Springer Science Business Media New York (2013).
[10] M. A. Belaid and K. Ketata, "Hot-carrier effects on power RF LDMOS device reliability," 14th International Workshop on Thermal Investigation of ICs and Systems, pp. 123-127, Rome, Italy (Sept. 2008).
[11] G. T. Sasse, J. A. M. Claes and B. De Vries, "An LDMOS hot carrier model for circuit reliability simulation," IEEE International Reliability Physics Symposium, pp. 5D.5.1-5D.5.6. Waikoloa, HI (Jun. 2014).
[12] J.F. Chen, K-S. Tian, S-Y. Chen, K-M, Wu, C.M. Liu,“On-resistance degradation induced by hot carrier injection in LDMOS transistors with STI in the drift region,” IEEE Electron Device Lett. , vol. 29, pp. 1071-1073, Sep. 2008.
[13] 河野憲司，高橋茂樹，氷見啓明，樋口安史「車載用 LDMOS の ESD サージシミュ レーション」，デンソーテクニカルレビューVol.10 No.2，2005
[14] http://www.el.gunma-u.ac.jp/~kobaweb/warehouse/2014-6aoki-MOSFET-1.pdf（2019/02/05）
41
[15] https://www.hisim.hiroshima-u.ac.jp/（2019/02/05）
[16] https://www.renesas.com/ja-jp/doc/products/others/r51zz0001jj0200.pdf
（2019/02/05）
[17] https://www.jstage.jst.go.jp/article/oubutsu1932/60/11/60_11_1099/_pd f（2019/02/05）
[18] P. Moens, et al,: “A Comprehensive Model For Hot Carrier Degradation in LDMOS Transistors”, IEEE International Reliability physics
symposium,pp.492-497, (2007)
[19] Chenming Hu, "Lucky-electron model of channel hot electron emission,"
International Electron Devices Meeting, pp. 22-25, Washington, D. C.
(Dec. 1979).
[20] C. Hu, S. C. Tam, F. Hsu, P. K. Ko, T.Chen, and K. Terrill, “Hot-Electron-Induced MOSFET Degradation-Model, Monitor, and Improvement,”
IEEE Journal of SSC, vol. 20, no. 1, pp. 295-305.
[21] S. C. Sun and J. D. Plummer, "Electron mobility in inversion and accumulation layers on thermally oxidized silicon surfaces," IEEE Transactions on Electron Devices, vol. 27, no. 8, pp. 1497-1508, (Aug.
1980).
[22] Masashi Higashino, Hitoshi Aoki, Nobukazu Tsukiji, Masaki Kazumi, Takuya Totsuka, Haruo Kobayashi, : “Study on Maximum Electric Field Modeling Used for HIC Induced Degradation Characteristic of LDMOS Transistors”, IEEE 11th International Conference on ASIC, 2015
[23] 東野将史, 青木均, 築地伸和, 香積正基, 戸塚拓也, 新井薫子, 轟俊一郎, 小林春夫, :”高信頼性回路設計のための LDMOS 劣化モデルの研究”, 旭化成シン ポジウム, 2015 年 11 月 14 日
42
4.4 研究成果
4.4.1 第一著者
[1] Rino Takahashi, Hitoshi Aoki, Nobukazu Tsukiji, Masashi Higashino, Shohei Shibuya, Keita Kurihara and Haruo Kobayashi, “Velocity Saturation Calculations for 90 nm MOSFET Modeling in Saturation Regions,” P82, 3rd International Symposium of Gunma University Medical Innovation and 8th International Cpnference on Advanced Micro-Device Engineering,（Dec. 9, 2016）
[2] 高 橋 莉 乃, 青 木 均, 築 地 伸 和, 東 野 将 史, 澁 谷 将 平, 栗 原 圭 汰, 小 林 春 夫 ，
「90nmNチャネルMOSFETでの飽和速度パラメータ抽出の新アプローチ」，第7 回電気学会合同研究発表会，（2017年3月）
[3] 高橋莉乃，青木均，築地伸和，東野将史，澁谷将平，栗原圭汰，小林春夫，「90nm
NMOSFETの速度飽和パラメータ新抽出方法」，LSIとシステムのワークショップ
2017,（2017年5月）
[4] Rino Takahashi, Hitoshi Aoki, Nobukazu Tsukiji, Masashi Higashino, Shohei Shibuya, Keita Kurihara, Haruo Kobayashi "A Novel Approach for Velocity Saturation Calculations of 90nm N-channel MOSFET,"International Conference on Mechanical, Electrical and Medical Intelligent System 2017 （Nov. 2017）
[5] 高橋莉乃，青木均，築地伸和，小林春夫，「ドレイン抵抗劣化の新モデルを用いた
LDMOS信頼性シミュレーションの提案」，第8回電気学会合同研究発表会，（2018
年3月）
[6] Rino Takahashi, Hitoshi Aoki, Haruo Kobayashi, “Drain Drift Region Modeling of LDMOS Devices,” Asian Conference on Engineering and Natural Sciences 2019,（Jan. 2019）
4.4.2 共著者
[7] Keita Kurihara, Hitoshi Aoki, Nobukazu Tsukiji, Shohei Shibuya, Masashi Higashino, Rino Takahashi and Haruo Kobayashi, “Electron Mobility Modeling of AlN/GaN MIS-HEMTs with Embedded Source Field-Plate Structures,” P81, 3rd International Symposium of Gunma University Medical Innovation and 8th International Cpnference on Advanced Micro-Device Engineering,（Dec. 9, 2016）