本章では，主回路構成とその動作原理，主回路素子の設計手法について述べた。
さらに主回路構成については，各部・各素子の役割について述べた。動作原理で は力率１における動作モードをそれぞれのモードにおけるパワーフローを示す ことでパワーデカップリングが正常に機能し，入力電力の脈動が低減できる事 を示した。また，本研究システムでは低力率運転も可能であり，先行研究で動作 確認がなされている。主回路を構成する半導体素子の役割について述べ，その後，
パワーデカップリング回路の受動部品𝐿𝑋, 𝐶𝑋の設計手法について示した。
- 36 -
第 4 章
評価システムの開発と定常制御解析
系統事故試験を行うための評価システムの開発を行い，制御解析結 果と比較する事で評価システムの妥当性に関して評価を行った。提 案評価回路を正常に動作させるためには，制御系を開発とその安定 性解析が必要不可欠となる。本研究システムにおける制御システム を示し，系統への出力電流制御とパワーデカップリング制御を実現 可能である事を示す。更に出力電流制御とパワーデカップリング制 御それぞれに対して制御解析を行い，制御ゲインの設計とフィード バック制御系の安定性解析を行う。
4.1 主回路と制御の関係
初めに，主回路と制御回路の関係について述べる。本研究では実験回路を動作 するにあたり，インバータ出力電流𝑖𝐴𝐶やデカップリングコンデンサ電圧𝑣𝑋 , パ ワーデカップリング入力電流𝑖𝑋1のフィードバック制御が必要となる。これらの 制御のために，DSP や FPGA 等の制御器を用いる。まず，制御器に必要なパラ メータを取り込むために，検出回路を用いて主回路から各パラメータを連続時 間系で検出する。その後，制御器内で A/D 変換を行い，デジタル信号として各 パラメータを演算する。その後，コンパレータや論理回路を通して，PWM変調 やパルス分配を行う。生成したパルス信号をゲート駆動回路に出力する事で各 スイッチ素子が各パルス幅で駆動する。例えば，インバータの出力電流制御𝑖𝐴𝐶 のフィードバック制御においては，𝑖𝐴𝐶の検出信号を指令値𝑖𝐴𝐶∗ と比較する事によ りゲート信号を生成する。𝑖𝐴𝐶が指令値に比べ小さい場合は，ゲート信号のパル
- 37 -
ス幅を大きくすることで，電流量を増やす方向に制御される。一方で𝑖𝐴𝐶が指令 値に比べ大きい場合は，ゲート信号のパルス幅を小さくする事で，電流量を減ら す方向に制御される。
図4-1に先行研究における実験全体図を示す。先行研究において用いた制御器
はMyway製のDSP（PE－Expert4）を用いている。PE-Expert4では，様々な機能
を持ったボードを各ラックに取り付ける事で，様々な用途に利用できる制御器 である。先行研究ではアナログ信号を取り入れるPEVボード(MWPE4-PEV)，ア ナログ信号を出力する DAC ボード(MWPE4-DAC)，パソコンとの通信やプログ ラム演算を行うDSPボード(MWPE4-C6657) ，PE-Expert4での演算後のPWM変 調及びパルス分配を行う FPGAボード(MWPE4-FPGA24)の 4 つのボードから成 り立っている。PE-Expert4で演算を行った後，外部回路にてPWM変調とパルス 分配し，ゲート駆動回路に出力する。FPGAボードで生成した信号を光信号によ って出力する事で，配線でのノイズ等の影響を受けないようになっている。これ により，DSP での演算結果から，精度の高いゲート信号がゲート駆動回路に入 力されるため，正確かつ安定な回路動作に繋がっている。しかしながら，本研究 では系統事故発生時の回路動作を主眼としている。そのため，系統事故発生試験 を行った際に素子破壊等の回路上の問題が発生した場合，制御システムを不安 定となり，更なる素子破壊が及ぼされる事が懸念される。
- 38 -
図4-1 先行研究における実験全体図
図4-2 PE-Expert4本体との各ボード写真
スイッチのドライブ回路
S1 S3
S2 S4
VDC
CX
iAC
RDC CDC
Lf
Cf
LAC
LX
vAC
DG1
SDC
SX2
DG2
SX1
Sm1
iDC
vX
主回路構成
制御電源(5V)
検出回路
SX1 Sm1SDCSX2S1 S2 S3 S4
vAC
iAC
VDC
ix1
ix1
vX
PE-Expert4 (DSPボード)
パルス信号 ゲート信号
制御器内部
PE-Expert4 (FPGAボード)
AND OR NOT
キャリア比較 アナログ制御回路 外部回路
光信号
FPGA PEV DAC C6657
- 39 -