FPGAによる高速ハードウェア演算処理
IT Solution Provider IT システムを根底から支える基幹ハードウェアのソリューションプロバイダー 日本コンピューティングシステム (JCS) は IT 産業を支える高速性と安定性を兼ね備えた基幹ハードウェア ( ラックマウントサーバシステム ディスクアレイシステムなど ) のサプ
... *対応プロセッサーのみ ※仕様は予告無く変更する場合がございます。 統合型開発環境CUDAプリインストール NVIDIA社より提供される開発環境「C ＵDA」をインストールしています。最新 のCUDAドライバのインストール、お客 様ご指定のコンパイラ、数値演算ライブ ラリ一式のインストール、CUDA SDKサ ンプルコードの実行検証を行うことで、 直ちに並列アプリケーション等の開発が始められます。 ...
60
アクセラレータによる四倍精度演算 中里直人 石川正 牧野淳一郎 湯浅富久子情報処理学会研究報告 (IPSJ SIG Technical Report) 情報処理学会研究会 2009-HPC-121(2009) 39. アクセラレータボードを積んだパソコンでの多倍長高性能計算 湯浅富久子, 石川正第
... GPGPU 研究会, 筑波大学計算科学研究センター, 24 Jun 2009. ・「 A04 分野横断アルゴリズムと計算機シミュレーション」次世代スーパーコンピュータ戦略プ ログラム・分野５「物質と宇宙の起源と構造」・ 科研費新学術領域研究 「素核宇宙融合による 計算科学に基づいた重層的物質構造の解明」合同シンポジウム 「次世代スーパーコンピュータで せまる物質と宇宙の起源と構造」、 ...
9
SEM・SAM用画像処理システム Ⅰ : ハードウェア
... Microcomputer― controned measurement... 南理 中ｅｔｅｃｔ 1.1ま じめに 最近の半導体技術の進歩に伴い大容量のメモ リ装置が 急速に開発されている。これらにより従来、大容量のメ モリ装置を必要 とした画像処理の分野においても、マイ クロコンピユータを使用 した画像処理システムが導入さ れ、小型で高速な画像処理が可能となつてきて[r] ...
8
ISim ハードウェア協調シミュレーション チュートリアル : 浮動小数点高速フーリエ変換のシミュレーション
... シミュレーションが唯一の方法となります。ISim ハードウェア協調シミュレーションでは、多量 の計算を FPGA で実行させることにより、ソフトウェアの負担を軽減して DSP ファンクションの シミュレーションを実行できます。合成可能な HDL コード、CORE Generator™ で生成された IP コアなどの合成済みまたは保護されたネットリストを、協調シミュレーション用に FPGA に ...
19
バッチ処理高速化ソリューションのご紹介
... １．システム開発を取り巻くＩＴ投資環境への考察（１／３） システム投資、特にハードウェアとソフトウェア（ミドルウェア）へのイニシャルコス ト／ランニングコストは、昨今の技術の進歩に比して低減されることなく「高止まり」と 評価するのが妥当と考えられる。 ...
10
パケットフォワーディングを支える技術 (2) ハードウェア処理ルータの内部詳解
... （通常のメモリはアドレス入力するとデータを出力） Longest Prefix Match(LPM)が可能なCAM（Ternary CAM）も存在 検索回数は1回のみ。高速検索（数十M～数百M sps） 検索時間はビット幅（※）や登録エントリ数に依存しない ...
40
ＦＰＧＡによる画像処理演算の研究（カメラ画像の入力及びパイプライン演算による高速化）
... 図 10 テスト環境 カメラから得られた画像を FPGA 内部の SDRAM に複数枚格 納する。次に、PC のプログラムにより画像の背景差分を 行うようシステムに命令を送る。命令を受けると同時に 内部に設置した計測用カウンタがスタートされる。処理 が終了したら SDRAM に結果を書きこむと同時に、計測用 カウンタをストップさせ計測を終了する。PC のプログラ ムから FPGA 内部に命令を出し、SDRAM ...
6
FPGA によるITU-656 ビデオカメラのインターフェイスおよび画像演算器の設計
... ③ 計算を終えると再び SDRAM コントローラに演 算結果を書き込む。なお画像演算器にカウンタを 設けて自動的にアドレスを生成するように設計 した。アドレス計算の方法を以下に示す。 本来ならば２値化をすることによりデータサイズが小 さくなるが、1 バイトが画像 1 ピクセルの関係を保つ事に よりパソコン上での処理がしやくすなるため、0x00 と 0xFF の 2 つの値へと変換した。本研究では対象物体と背 ...
6
大規模データの匿名加工処理を高速化する技術を開発
... ３． 発表概要： 東京大学 生産技術研究所（所長：岸 利治、以下、東大生研）の喜連川 優 教授の研 究グループと株式会社日立製作所（執行役社長兼 CEO：東原 敏昭、以下、日立）は、 内閣府 総合科学技術・イノベーション会議が主導する革新的研究開発推進プログラム （ImPACT）「社会リスクを低減する超ビッグデータプラットフォーム」（プログラム・ マネージャー：原田 ...
6
ISim ハードウェア協調シミュレーション チュートリアル : 浮動小数点高速フーリエ変換(FFT) のシミュレーションの高速化
... ISim ハードウェア協調シミュレーションでは、多量の計算を FPGA で実行させることにより、ソ フトウェアの負担を軽減して DSP ファンクションのシミュレーションを実行できます。合成可能 な HDL コード、CORE Generator™ ツールで生成された IP コアなどの合成済みまたは保護さ れたネットリストを、協調シミュレーション用に FPGA に読み込むことができます。これにより、 ...
23
ISim ハードウェア協調シミュレーション : Virtex-5 エンベデッド イーサネット MAC を介したライブ イーサネット トラフィックの処理
... ハードウェア協調シミュレーションに選択されたインスタンスには、[Instances and Processes] パネルで アイコンが表示されます。ハードウェアでインスタンスを実行すると、その内部 信号およびサブモジュールをモニターすることはできません。 シミュレーションを開始する前に、ハードウェア協調シミュレーション用に生成されたビットスト リームで FPGA がプログラムされます。ISim ...
36
演算増幅器
... り、ハードウェアやシステムの問題だったりと様々な理由があるが、その場合には変数 fp には「NULL」 が格納される。この状態で以降のプログラムを行うことは危険であるため、読み込みが成功したかどう かのエラーチェックと供に用いるのが通常である。エラーチェックを行った読み込み処理はプログラム 中でも示しているが、以下の通りになる。 ...
7
Agenda GRAPE-MPの紹介と性能評価 GRAPE-MPの概要 OpenCLによる四倍精度演算 (preliminary) 4倍精度演算用SIM 加速ボード 6 processor elem with 128 bit logic Peak: 1.2Gflops
... のものと同じ値である．ベクトル長が短いと，今回の実装では， 演算機がアクセス可能なメモリ領域が限定されているため，一部の演算機しか利用すること ができず，性能が低い．ベクトル長が 64K 要素より長くなると，利用可能な演算機の数が 増えていき，それに応じて性能が向上する．今回の実装では，メモリからのデータの読み 出しに少なくとも 4 クロックかかっているため，80 MHz ...
27
FIT2018( 第 17 回情報科学技術フォーラム ) CB-005 並列処理を用いた対話的多倍長演算環境 MuPAT の高速化 Acceleration of interactive multi-precision arithmetic toolbox MuPAT using parallel
... 現在，ほとんどのコンピュータが浮動小数点数の規格と して，IEEE754-2008 を採用し，ハードウェアで実装された 浮動小数点数の演算は非常に高速である．演算精度は，単 精度は 10 進 7 桁，倍精度は 16 桁であるが，それより高精 度に計算したほうが良い場面が色々ある． たとえば， Krylov 部分空間法では高精度演算を用いると，収束しなか ...
6
FPGA による画像処理演算器の設計
... FPGA による画像処理が動作しているかどうかを検 証した。設計構成図を図１に示す。ハードウェア設計ソフ トに Altera 社の QuartusⅡ、ドライバ開発には Xlsoft 社の WinDriver、アプリケーション開発には Microsoft 社の Visual C++を使用する。 ...
6
ハードウェア支援を用いた冗長なマーク処理の抑制によるGC高速化手法
... には生きているオブジェクトを探索する処理が存在するが，この 処理はアプリケーションプロセスを停止させてから行う必要があるため，システムの 停止時間悪化に繋がってしまう．これは，オブジェクトの探索中にアプリケーション を実行した場合，各オブジェクト間の参照関係が変わってしまう可能性があり，生き ているオブジェクトを正しく探索できない可能性があるためである．しかし Reference Counting ...
63
ハードウェア記述言語を用いた行列演算専用回路設計
... 第 2 章 設計方法と使用装置 2.1 設計方法 本研究において VHDL による回路設計の流れ図を図 2.1 に示す．まず PeakFPGA という VHDL エディタ で回路機能 を記述し，HDL ファイル (*.vhd) を作製する．もし，VHDL 構文 の記述がおかしければ，コンパイル中にエラーメッセージが出る．その場合は正しい文章に書 ...
73
超高速行列演算チップの作成
... ハードウエアによる解決方法があり、ソフトウエアではプログラムのアルゴリズム や並列計算機を使用した並列化プログラムの作成があるが、本研究ではハードウエ アによる方法を用いた。そのため、固有値固有ベクトルを求める為だけの専用プロ セッサーを仮想し ( これを専用チップと定義する ) そのプロセッサー上でどのように ...
81
熊本大学学術リポジトリ Kumamoto University Repositor Title GPGPU による高速演算について Author(s) 榎本, 昌一 Citation Issue date Type URL Presentation
... GPU による高速演算を実現するための 開発環境，実際のプログラミングについて説明し，実際に高速演算が可能かを考察する． ...の描画を行うソフトウェアルーチンがサポートされており，これにより 高速な描画が可能となっている．図１（左）の写真は NVIDIA 社製のグラフィックボードで「GeForce 9500 GT」 と呼ば れる GPU ...
5
メモリ階層構造を考慮した大規模グラフ処理の高速化
... n-Dijkstra (multipathSSSP) は MLB, ∆-stepping に比 べ 18 ∼ 34 倍高速 LiveJournal ネットワーク soc-LiveJournal1 点数 n = 4.85M, 枝数 m = 68.99M 既存実装では 数ヶ月 要する distanceAPSP に対し, n/ β -MSLC は 2.78 日間 で計算可能 (MLB に比べ 43 倍高速, ...
23