• 検索結果がありません。

各ARMアーキテクチャ、Renesas RXシ

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

... ここまで、Kepler GK110 GPU で新しく採用された、カーネルから GPU が行うワークを 直接起動できる機能について説明してきましたが、そのような機能を可能にするために、 Kepler GK110 のアーキテクチャにどのような変更が加えられたのかをも理解しておくこと も重要です。Kepler も、Fermi と同じように CPU からグリッドを起動することができます が、それだけではなく、Kepler SMX ...

24

RIETI - コーディネーション・システムとしての製品アーキテクチャ

RIETI - コーディネーション・システムとしての製品アーキテクチャ

... コーディネーションを自動制御する仕組みを人間と機械部品との間に挿入することによっ て、製品操作が格段に容易になる。しかも、電子的な機械制御によって部品モジュール の動作は、いわばマニュアルどおり動くことだけが要求されることになり、部品モジュー ルの開発や生産も格段に容易になる。さらにシステム全体をモジュール化することによっ て、分業と協力を組み合わせながら、高度に複雑なシステムを開発・設計・生産・使用す ...

31

MIPSのマイクロアーキテクチャ

MIPSのマイクロアーキテクチャ

... 20.. ALUで分岐先を計算させるとしましょう。Eステージの後のMステージでPCが更新さ れ、次のクロックからそれに従ってフェッチされます。これだ3クロック分次の命令の始 まりが遅れ、パイプラインの性能計算の式に基づくと、分岐系の命令が合わせて 25%と仮定すると、CPI=1が1.75になってしまいます。これはちょっとダメージが大き いです。 21.. Fステージでは[r] ...

37

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

... SCIMAアーキテクチャと性能評価 - SCIMAアーキテクチャの概要 - 中村 宏 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター ...

19

セキュアVMの アーキテクチャ概要

セキュアVMの アーキテクチャ概要

... BitVisorの構成 ATAホストコントローラ (IDE) USBホストコントローラ (UHCI, EHCI) NIC (Intel Pro100など) ストレージ 暗号化 (AES-XTS) ID管理 IPsec ハードウェア VMM.. ゲストOS ATAドライバ USBドライバ NICドライバ[r] ...

26

MIPSのマルチサイクル マイクロアーキテクチャ

MIPSのマルチサイクル マイクロアーキテクチャ

... フェッチ、デコード、メモリアドレス計算 ではこのFSMの状態遷移図を作りましょう。データパス同様、lw命令をまず 実装します。今回は状態に対応して出力が決まるMoore型を使います。最初 の状態S0:Fetchでは、メモリから命令を読み出してこれを命令メモリに入れ ます。次にこれに従って、レジスタファイルからレジスタを読み出し、符号 拡張をします。これがS1:Decodeです。ここで読んできた命令に依存して次 ...

55

目次 はじめに アーキテクチャの比較

目次 はじめに アーキテクチャの比較

... これらのコンピュータ間には専用のサーバー/階層がないため、ネットワーク上のすべてのコンピュ ータが自らのセキュリティおよび管理を処理します。ファイル アクセス、バックアップその他の管理機 能に関する決定は、コンピュータにおいてローカルかつ固有なものです。 小規模なユーザー グループの場合、ピア ツー ピアは適切なアプローチとなります。これは、セットア ...

12

rcp-add-01:アーキテクチャ設計書

rcp-add-01:アーキテクチャ設計書

... 載します。 この文書の目的、利用対象 を説明します。 本書はWeb注文管理システムのアーキテクチャ(全体の構 造、共通メカニズム、その他、設計・実装上の制約等)を説 明しています。 ...

18

AWS によるマイクロソフトアーキテクチャの最適化

AWS によるマイクロソフトアーキテクチャの最適化

... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどのワークロードをデプロイ可能 ...

56

ADO.NETのアーキテクチャ

ADO.NETのアーキテクチャ

... のシリアル化形式は XML で有る事から、層間でデータを移動する優れた媒体と成る。DataSet は、XML Web サービスとの間でデータとスキーマ コンテキストをリモート処理する場合に最適で有る。 ■ ADO.NET プラットフォームの要件 Microsoft .NET Framework SDK(ADO.NET を含む)は、MicrosoftR Windows XP、Microsoft Windows 2000、Microsoft ...

10

Oracle Identity Managementの概要およびアーキテクチャ

Oracle Identity Managementの概要およびアーキテクチャ

... 製品との統合 Oracle テクノロジ・スタック(Oracle Application Server、Oracle9i Database Server, Oracle E-Business、Oracle Collaboration Suite など)は、設計に合うセキュリティ・ モデルをサポートします。これらのスタックすべてに Oracle Identity Management インフラストラクチャが採用され、図 5 ...

13

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

... ・ スペキュレーティブ・エグゼキューションは、プロセッサが、まだ解決されてい ない条件付き分岐の先にある命令を実行し、最終的に元の命令ストリームの順序 でその結果を出力する機能である。推論による実行を可能にするために、P6 ファ ミリ・プロセッサのマイクロアーキテクチャでは、命令のディスパッチや実行を 結果のコミットメントから切り離している。プロセッサのアウトオブオーダー実 行コア( out-of-order ...

500

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...

432

株式会社志機製作所カシキセイサクシヨ 株式会社シー シー エスカブシキガイシヤシ - シ - エス 株式会社シー シー コーポレーションカブシキガイシヤシ - シ - コ - ポレ - シヨン 株式会社ジーシーシーカブシキガイシヤジ - シ - シ - シー システム株式会社シ - システムカ 株式

株式会社志機製作所カシキセイサクシヨ 株式会社シー シー エスカブシキガイシヤシ - シ - エス 株式会社シー シー コーポレーションカブシキガイシヤシ - シ - コ - ポレ - シヨン 株式会社ジーシーシーカブシキガイシヤジ - シ - シ - シー システム株式会社シ - システムカ 株式

... カ -アンドオ- 株式会社 シーアンドオー カ -アンドオ- シーアンドケー 株式会社 -アンドケ- カブシキガイシヤ ザ・シーアンドケイエイジエンレイース ザ -アンドケイエイジエンレイ-ス 株式会社 シーアンドシー・ジャパン カブシキガイシヤ -アンド- ジヤパン 株式会社 シーアンドシーピー カブシキガイシヤ  ...

462

SharePoint 2013 アーキテクチャ概要

SharePoint 2013 アーキテクチャ概要

... SharePoint Server 2013 で作成されるデータベース一覧 Performance Point Services DB 概要: 物理名: 一時的なオブジェクトや構成を格納 PerformancePoint Service Application_[GUID] Usage DB 概要: 物理名: 正常性データや利用状況データを 格納 WSS_Loggin[r] ...

58

サーバレスアーキテクチャ概論

サーバレスアーキテクチャ概論

... まとめ • ふたつのサーバーレスアーキテクチャ • ステートレスなソフトウェアを前提としたフルマネージドな実行環境 • クラウドコンポーネントを活用するリアクティブなアーキテクチャ設計 • どちらも良いシステムを導くための「良い制約」 ...

37

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ

... マスタ・ポート上のバイト・イネーブル信号は、ストア操作中に書き込 む 4 つのバイト・レーンのいずれかを指定します。 Nios II コアが 4 バイ トを超えるデータ・キャッシュ・ライン・サイズでコンフィギュレーショ ンされているとき、データ・マスタ・ポートはパイプライン化された Avalon-MM 転送をサポートします。 データ・キャッシュ・ライン・サイ ズが 4 バイトしかないとき、データ・マスタ・ポートはどのメモリ・パ ...

24

Catalyst 6807-XL シャーシ概要 Catalyst 6807-XLとSupervisor Tの組み合わせ Catalyst 6880-X 概要 Catalyst 6880-Xアーキテクチャ 0 Cisco and/or its affiliates. All rights reserv

Catalyst 6807-XL シャーシ概要 Catalyst 6807-XLとSupervisor Tの組み合わせ Catalyst 6880-X 概要 Catalyst 6880-Xアーキテクチャ 0 Cisco and/or its affiliates. All rights reserv

... switch 1 シャーシ ラインカード 二重化ドメイン デフォルト switch 2 シャーシ 二重化ドメイン シャーシ内 ラインカード 二重化ドメイン シャーシ内 アクティブ ( シャーシ内、 ICA) アクティブ ( シャーシ内、 ICA) アクティブ (VSS) ホットスタンバイ (VSS) SSO 可能 SSO 可能 SSO 可能 スロット 5 スロット 6 [r] ...

23

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... 最近はSSDに押されてきているとはいえ、まだまだビッグデータ記憶の主力と して活躍しているのがディスク装置です。ディスクは、磁気を塗布した円板で 、表面上に磁気の形でデータを蓄えます。すなわち、ディスクは、電気的記 憶媒体ではなく、磁気的記憶媒体です。データは一万から5万ある円周上に 蓄えられ、この一周をトラックと呼びます。(陸上競技と同じです。)トラックは、 ...

38

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... このグラフは、キャッシュの原因を分類したもので、横軸にキャッシュ容量、縦 軸にミス率を取っています。1-way(ダイレクトマップ)、2-way…とウェイ数が増 えていくにつれ、競合ミスが減っていきます。ウェイ数を無限に増やしても減 らすことができない部分が容量ミスになります。初期化ミスは下のほうに見える 非常に細い筋です。下のグラフは上のグラフと同じデータですが、ミス率[r] ...

34

Show all 5569 documents...

関連した話題