並列CPU,GPUを使った高速処理
ハードウェア支援を用いた冗長なマーク処理の抑制によるGC高速化手法
... クする特殊なロード命令を新たに実装することで実現されている．NMT-bit のチェッ クに要するオーバヘッドは通常のロード命令と比較して 1 サイクル多い程度であるた め，高速にリードバリアを実行できる． また，生きているオブジェクトへのマーク完了後は，オブジェクトの移動処理であ ...
63
PVMによる並列処理システム構成の試み
... PVM について紹介程度以上に書かれている 書籍は利用できなかった.使用した PVM のパージョンは PVM3. l別々に処理しであとからそれらを集めてまとめること が可能なもの 例えば，数値積分は区間を分割して積分しその和を 求めることにより最終結果を得る.また，ここで報告 する行列の積も，被乗算される行列を行に分割して分 害 1 ) すれば，並列処理された個々の結果[r] ...
3
FIT2018( 第 17 回情報科学技術フォーラム ) CB-005 並列処理を用いた対話的多倍長演算環境 MuPAT の高速化 Acceleration of interactive multi-precision arithmetic toolbox MuPAT using parallel
... して，IEEE754-2008 を採用し，ハードウェアで実装された 浮動小数点数の演算は非常に高速である．演算精度は，単 精度は 10 進 7 桁，倍精度は 16 桁であるが，それより高精 度に計算したほうが良い場面が色々ある． たとえば， Krylov 部分空間法では高精度演算を用いると，収束しなか ...
6
高速度ビデオでの運動解析プログラムの開発 - OpenMP 等を用いた相関計算並列化によるトレース高速化 - 横山直樹 ( 東海大学総合科学技術研究所 ) Development of versatile motion analysis program based on normalized cor
... 3.35 1.56 0.49 Fig.10 ROI size’s effects to traceability 結局矩形のテンプレートを用いる限り、対象部位にちょうど外接するサイズが最適なテンプレ ートということがわかった。しかし内部の均一な部分の計算は省ける可能性がある。そこで主 に対象部位の輪郭領域に物体情報があると考え、輪郭部のみを相関計算に使うアプローチを試 ...
10
使いやすさをより一層進化させた Piranesi V6.2 Piranesi V6.2 の画面 高速化対応 3D 点景の影描画を含む配置スピードが 旧バージョン比で 2 倍 -3 倍 高速化します ( ) その他 点景の移動 修正した際の処理速度をはじめ フィルタ処理 ライト処理 反射処理など 全般
... ・その他の更新 その他の機能などは、改めて Piranesi 公式ホームページ上にてお知らせいたします。 ・PS コンテンツ 2 の配信 要望の高かった車データを始め多数の使えるコンテンツを収録した PS コンテンツ 2 を配信します。 本コンテンツは、Piranesi サポートサービスご契約者様のみご利用いただける V6.2 専用コンテンツ ...
5
目次 概要.. 3 演習 1: 静的 PARALLEL ヘルパークラスを使用した既存のアルゴリズムの並列化 6 タスク 1 実行時間の長いサービスを並列化する 6 演習 2: 並列タスクの作成と実行. 23 タスク 1 並列タスクを特別な設定なしに実行する 23 タスク 2 Wait() メソッドと
... まとめ このラボでは、簡単で制御しやすい方法で並列タスクを処理するのに役立つ機能について理 解するために、Parallel Extensions ラブラリを操作しました。Parallel、Task といった Parallel Extensions のクラスを使用して作業単位を管理する方法について学習しました。 ...
47
メモリ階層構造を考慮した大規模グラフ処理の高速化
... 2-HEAP: メモリ階層構造を考慮した高速化を行った Dijkstra’s algorithm 優先キュー付ダイクストラ法に対し, 並行実行した場合の性能低下率を評価. 効率的に高速化に行うための解析手法を提案. 既存実装に比べ, 並行実行時の性能低下率が最も低い効率的なダイクストラ法 2-HEAP ...
23
高性能，高生産性を実現する 大規模メモリ・並列処理システムソフトウエアの研究
... PGAS をベースとした共有メモリ型並列計算基盤に対してTM（トランザクショナルメモリ）の機能を提供 し，これをコヒーレンス制御に活用することにより，生産性と性能を両立する分散共有メモリ処理系の実 現を目指す．マルチコアプロセッサ向けのTMをベースとして，分散用の機能を追加して拡張することでシ ...
10
インテル Parallel Studio XE 2020 の最新情報 エンタープライズ クラウド HPC AI アプリケーションの並列コードを高速化 久保寺 陽子
... (英語) を参照してください。 性能の測定結果はシステム構成の日付時点のテストに基づいています。また、現在公開中のすべてのセキュリティー・アップデートが適用されているとは限りません。詳細につ いては、公開されている構成情報を参照してください。絶対的なセキュリティーを提供できる製品はありません。 ...
52
H26 年度 スーパーコンピュータの高速化技法入門 並列化による高速化技法 2015 年 1 月 21 日 大阪大学サイバーメディアセンター日本電気株式会社
... ▐ 初期値を与えたローカル変数、save文の指定されたローカル変数 data文などによって初期値を与えたローカル変数やsave文を指定した ローカル変数は、並列処理時には、スタックではなく、静的領域に割り 当てられるため、各タスクで同一の領域を参照するようになる ...
68
画像処理アルゴリズムと高速画像処理手法
... • ビットマップをメモリ上で表現したもの – メモリ上には色が、そのまま入っている • パレットを使用した場合パレット番号が入る • 各色 8bit ＋α 8bit の計32bit で表すと Intel 32bit プロセッサで最適なパフォーマンスを得られ る ...
36
バッチ処理高速化ソリューションのご紹介
... これらの事象に対する具体的な施策は、「現行踏襲の暗黙の了解を排除」し、「ＲＤＢＭ Ｓを使わずファイルシステムを使う」・「インタプリタ言語活用の領域を見いたす」など 回帰的な方法を視野に入れたシステム化により、思い切ったコスト削減を行うことで効果 を発揮すると思量。 ...
10
2E1-2 状態遷移の並列比較によるNFA照合高速化
... にあるように並列比較の有無で比較すると、 並列比較無しでは処理時間時間が大きく悪化し、並列比較の効 果により悪化の度合いが抑えられている。「英字」「カタカナ」 で提案手法での高速化が出来なかった理由として次のような状 況が考えられる。このパターンの中では、数回繰り返される大 きな選言があり、 NFA では 1 つの状態から複数の状態への分 ...
4
情報処理学会研究報告 IPSJ SIG Technical Report 並列 FMO プログラム OpenFMO の性能最適化 稲富雄一, 眞木淳, 高見利也, 本田宏明, 小林泰三, 南里豪志, 青柳睦, 南一生 数万 ~ 数 10 万並列での効率的な実行を目指して, 並列フラグメント分子軌道プ
... る scalability も保つことができるという特徴がある． この２つの密度行列データ保存，アクセス方法を実装して，その性能を評価した．ま ず，片側通信を利用した方法１で実装したコードを用いた場合の MPI プロファイルを 図 9 に示す．この結果の特徴的な点は，モノマー密度行列データ取得のために多くの ...
8
MATLAB/Simulinkを使ってみませんか？ - 信号処理編 -
... Toolbox を使用することで固定小数点化や、最適スケーリング の検証までを短期間で行うことが可能です。これまで取り上げてきた MATLAB および Simulink 環 境を共通プラットフォームとしてアルゴリズム設計から固定小数点化までを強力にサポートします。 次に、 ...
42
講義の流れ 並列プログラムの概要 通常のプログラムと並列プログラムの違い 並列プログラム作成手段と並列計算機の構造 OpenMP による並列プログラム作成 処理を複数コアに分割して並列実行する方法 MPI による並列プログラム作成 ( 午後 ) プロセス間通信による並列処理 処理の分割 + データの
... 集団通信 MPI_Barrierを使った解決策 全プロセスを同期させる集団通信 MPI_Barrierを時間計測前に実行する。 全プロセスで開始時刻と終了時刻をほぼ揃うので、ランク０だけで計測できる。 ただし、 MPI_Barrierによる通信コストや待ち時間が計測値に含まれる。 ...
68
発枝醸定法 マルチプロセッサ スケジューリング問題 に対する分枝限定法の適用 笠原博徳 まえがきマルチプロセッサ方式の並列処理システムは科学技術計算用超大型計算機 ( スーパーコンピュータ ), 等の論理型言語を処理する高速推論マシン, あるいは低価格高性能のロボットコントローラの開発等を始め, 幅
... むすび 本解説では，実行時間最小マルチプロセッサ・スケジ ューリング問題に対する， DF/IHS 法と呼ぶ一種の分 校限定法の適用について述べた.分校限定法は，対象問 題の特徴を適切に押さえたヒューリスティックをうまく 取り入れ，計算時間および記憶領域を低く押さえるよう なインプリメントを行なえば， NP 困難な最適化問題に 対しても実用的な意味で最適解を求めることがで[r] ...
5
GPGPUによる高速画像処理
... GPU：cudaMalloc によりグローバルメモリを確保 int N = 512; // 行列A, B, Cのサイズ float *hA, *hB, *hC; // CPU（host）側で利用するメモリへのポインタ float *dA, *dB, *dC; // GPU（device）側で利用するメモリへのポインタ ...
137
並列処理の背景
... SMX プロセッシング･コアアーキテクチャ GK110 では、1 スレッドからアクセスできるレジスタの数が最大で 255 レジスタと 4 倍に増強されました。1 スレッドあたりで利用できるレジスタの数が増えた結果、 Fermi では多くのレジスタを使用したり、使用可能レジスタ数を超えてしまったコー ドは Kepler ...
40
MBP（モデルベース並列化）を用いたクロスレイヤ設計
... – NEDO省エネPJから仕様提案、MCA標準として2015年2月V1.0、2019年1月V2.0、 2019年秋IEEE標準に • リファレンスとしてSHIMを利用したマルチコア向け設計支援ツール群を開発 – MCAとしても公開するSHIM Editorと性能計測ツールに加え、設計支援ツール群を会員向けに 無償公開。所定の期間経過後に一般にも公開する可能性有 ...
68