S1C33401データシート

S1C33401

SEIKO EPSON CORPORATION

CMOS 32-bit Single Chip Microcomputer

● 32ビットC33 ADV RISCコア、8Kバイトキャッシュ搭載

● 低消費電力

● 積和演算機能

● 32Kバイト+1KバイトRAM内蔵

● 10ビットADC

● 4ch. SIO

● DA16モード対応10ch. PWMタイマ

● カードインタフェース

● 高速DMA、インテリジェントDMA

■概 要

S1C33401

は、セイコーエプソンオリジナルの組み込み用途向け32ビットRISC型マイクロコンピュータです。S1C33401

は、CPU、MMU、キャッシュなどを含むC33 ADVコアブロックを中心に、各種外部メモリやI/Oデバイスを直結可能なバス

モジュールとDMAコントローラなどを含むバスブロック、割り込みコントローラ、タイマ、シリアルインタフェース、カ

ードインタフェース、入出力ポートやA/D変換器などを含む基本周辺回路ブロック、チップIDレジスタやRTCなどを含む拡

張周辺回路ブロックで構成されています。

0.18μm

微細CMOSプロセスやきめ細かなクロック制御機能により、高速かつ省電力動作が可能です。組込型プロセッサと

して各種携帯システムに柔軟に対応するだけではなく、従来のC33 STD CPUとの上位互換性を保ちながらもマルチメディ

アへの対応機能などを強化したC33 ADV CPUの搭載により、モバイルマルチメディアアプリケーションの要求にも最適な

ソリューションといえます。

ラインアップ

型番

パッケージ

S1C33401F00A

∗∗∗

QFP20-184pin

S1C33401F00B

∗∗∗

PFBGA-160pin

■特 長

コア

●CPU

•

セイコーエプソンオリジナル32ビットRISC型CPU C33 ADV

• 32

ビット長の内部データ処理

• 4GB

のアドレス空間

•

命令セット

-

コード長: 16ビット/命令

-

命令数: 164命令

-

主要命令を1サイクルで実行(2～3命令で構成される即値拡張命令を含む)

- 15.15ns/

命令(66MHz max.動作時)

•

マルチメディア対応機能

- 32

ビット × 16ビットの乗算器を内蔵

- 16

× 16、32 × 16、32 × 32ビットの乗算

- 16

× 16、32 × 16、32 × 32ビットの積和演算

- loop

、repeat命令による繰り返し実行機能

-

飽和命令による最小値/最大値への丸め処理

-

ポストシフト付きALU命令実行機能

●高速バスコントロールユニット(HBCU)

• 4GB

の論理空間を512MB × 8ブロックに分割してCPUによるメモリアクセスを管理

•

ブロックごとにMMU、CCU、ASID処理を管理

• ASID

を使用する論理空間の多重化や物理空間のミラーリングが可能

• A0RAM

のデータリード/ライトとキャッシュからの命令フェッチを同時に処理可能

●メモリマネージメントユニット(MMU)

•

論理アドレスをページ単位(4KB/ページまたは64KB/ページ)に物理アドレスに変換可能

• 4Way

セットアソシエイティブ方式により16エントリ/Wayの合計64エントリをサポート

•

ページごとに記憶保護が可能

•

ページごとにキャッシュの使用/不使用が選択可能

• 5

種類のMMU例外要因をサポート

●キャッシュコントロールユニット(CCU)

•

物理アドレスによる命令/データ混在型キャッシュ

• 8KB

のキャッシュメモリを内蔵

• 4Way

セットアソシエイティブ方式により128エントリ/Wayの合計512ラインをサポート(4ワード/ライン)

•

キャッシュへの書き込みに、ライトスルーモード/ライトバックモードを選択可能

•

指定Wayのロックおよび割り込み処理ルーチンのロック機能

•

リフィル中でも命令/データを即時転送可能なフォワーディング機能

●クロックマネージメントユニット(CMU)

•

リセットとNMI入力の制御

•

システムクロックの制御

-

クロックソースの選択、On/Off制御および動作クロックの分周

-

スタンバイモード(SLEEP、HALT、HALT2)に応じたクロック制御

•

機能モジュールごとのクロック供給制御(手動/自動)

●デバッグユニット(DBG)

•

オンチップトレースやブレークなどのデバッグ機能をチップレベルでサポート

• ICD

およびデバッガと連携して高度なデバッグ環境を実現

内蔵メモリ

●エリア0内蔵高速RAM(A0RAM)

• 32K

バイト

• 0

ウェイトの高速アクセス

●エリア3内蔵RAM(A3RAM)

• 1K

バイト

• 1

ウェイトアクセス

• IDMA

のコントロール情報テーブルとして使用可能

バスコントロールユニットとDMAコントローラ

●ベーシックバスコントロールユニット(BBCU)

•

外部アドレス空間を19のエリアに分割して管理(エリア4～22)

•

エリアごとに外部/内部アクセス、エンディアン、インタフェース方式、デバイスの種類、デバイスサイズ、アクセスサ

イクル数などの設定が可能

•

外部エリアに対応した8本のチップイネーブル信号(#CE4～#CE11)を出力

• A0

、BSL方式の2種類のインタフェース方式に対応(BSL方式は外部メモリのみ)

•

外部バスにはSRAM、ROM、バーストROM、フラッシュを直結可能

•

外部#WAIT端子によるウェイトステート挿入可能(SRAMタイプのみ)

•

外部バスマスタとのバスアービトレーション機能

●拡張バスコントロールユニット(EBCU)

• SDRAM

直結可能(エリア4～22の1エリアを選択)

•

データバス幅: 16ビット

•

バンクアドレス: 4バンクまで対応

•

バースト長: 1固定(バーストリード/ライトはコマンドの連続発行で対応)

• CAS

レイテンシ: 1、2または3

•

ライトモード: シングルライト

•

セルフリフレッシュ/オートリフレッシュに対応

•

リフレッシュ周期をプログラマブルに設定可能

•

バンクアクティブモード(オートプリチャージ 付き/なし)の選択が可能

S1C33401

EPSON

3

●高速DMAコントローラ(HSDMA)

•

最大4チャネル

•

メモリに対する転送条件等の読み出し/書き込みが不要なため、高速なDMA転送が可能

•

デュアルアドレス転送およびシングルアドレス転送に対応

• DMA

要求入力、割り込み要因またはソフトウェアトリガにより起動

•

転送終了時に割り込み発生可能

●インテリジェントDMAコントローラ(IDMA)

•

最大128チャネル

• DMA

転送のコントロール情報をRAM(A0RAMを除く)上にプログラミング可能

•

特定の割り込み要因またはソフトウェアトリガにより起動

•

他のIDMAへのリンク機能

•

転送終了時に割り込み発生可能

内蔵周辺回路

●OSC3発振回路

•

システムのメインクロックを生成

•

水晶/セラミック発振: 5MHz min.～33MHz max.

•

外部クロック入力: 2MHz

min.

～33MHz max.

●PLL

• OSC3

発振周波数の1～16逓倍または不使用を選択可能

• PLL

入力周波数: 5MHz min.～33MHz max.

• PLL

出力周波数: 20MHz min.～66MHz max.

●SSCG(SPREAD SPECTRUM CLOCK GENERATOR)

• EMI(Electromagnetic Interference)

ノイズの低減を目的とした、システムソースクロック(OSC3、PLLまたはOSC1)のSS

変調回路

●割り込みコントローラ(ITC)

•

割り込みベクタテーブルで割り込み処理に分岐

•

インテリジェントDMA起動可能

• 9

種類の例外に対応

-

リセット例外 (1種類)

-

ゼロ除算例外 (1種類)

-

アドレス不正例外 (1種類)

- NMI

(1

種類)

-

ソフトウェア例外 (4種類)

- MMU

例外 (1種類)

• 64

種類のマスク可能割り込みに対応

-

ポート/キー入力割り込み (18種類)

- DMA

コントローラ割り込み (5種類)

- 16

ビットタイマ割り込み (20種類)

- 8

ビットタイマ割り込み (6種類)

-

シリアルインタフェース割り込み (12種類)

- A/D

変換器割り込み (2種類)

- RTC

割り込み (1種類)

●プリスケーラ(PSC)

• 8

ビットタイマ、16ビットタイマ、A/D変換器のクロックをプログラマブルに設定可能

●8ビットタイマ(T8)

• 6

チャネルの8ビットプログラマブルタイマ

•

アンダーフローにより割り込み発生可能

•

アンダーフローにより生成したクロックを外部出力可能

•

シリアルインタフェースのクロックをプログラマブルに生成

•

指定周期でA/D変換器へのトリガ出力が可能

●16ビットタイマ(T16)

• 10

チャネルの16ビットプログラマブルタイマ

• PWM

タイマとして使用可能

• DA16

モードに対応

•

チャネルごとにアンダーフロー、コンペアマッチの2種類の割り込みを発生可能

•

アンダーフロー、コンペアマッチにより生成したクロックを外部出力可能

●ウォッチドッグタイマ(WDT)

• NMI

を発生可能な30ビットのウォッチドッグタイマ

• NMI

発生周期をプログラマブルに設定可能

●シリアルインタフェース(SIO)

• 4

チャネル

•

各チャネルに4バイトの受信データバッファ(FIFO)および2バイトの送信データバッファ(FIFO)を内蔵

•

全二重通信に対応

• 8

ビットクロック同期式モード、8ビットまたは7ビット調歩同期式モードを選択可能

• IrDA 1.0

インタフェースに対応

•

送信バッファエンプティ、受信バッファフル、受信エラー割り込みを発生可能

●カードインタフェース(CARD)

•

スマートメディアカード(NANDフラッシュ)に対応

•

コンパクトフラッシュカードに対応

• PC

カード(2チャネル)に対応

●入出力ポート(PORT)

•

最大71本

•

周辺機能に使用しないポートを汎用入出力として使用可能

•

プログラマブルなポート入力割り込み、キー入力割り込みが可能

●A/D変換器(ADC)

• 4

チャネルの10ビットA/D変換器

•

変換完了時に割り込み発生可能

•

変換結果が指定上限/下限の範囲外の場合に割り込みを発生可能

●RTC

• BCD

の時刻(秒、分、時)カウンタおよびカレンダ(日、曜日、月、年)カウンタ内蔵

• 24

時間制/12時間制の選択が可能

•

ソフトウェアによる30秒補正機能

•

周期的(1/64秒、1秒、1分、1時間周期)な割り込みが可能

•

独立電源により、システムパワーオフ時も動作

• 32.768kHz(Typ.)

クロックを生成するOSC1発振回路を内蔵

動作条件, 消費電力

●電源電圧

•

コア電源電圧(V

DD

, PLLV

DD

, RTCV

DD

): 1.65V

～1.95V(1.8V ± 0.15V)

• I/O

電源電圧(V

DDE

, TMV

DD

, AV

DD

): 2.70V

～3.60V(3.0/3.3V ± 0.3V)

●入力電圧

•

高レベル入力電圧: 2.20V min.～V

DDE

max.

•

低レベル入力電圧: V

SS

min.

～0.80V max.

●動作周波数

• CPU:

66MHz max.

•

バス(BBCU, EBCU): 66MHz max.

●動作温度

S1C33401

EPSON

5

●消費電力

• SLEEPモード時: 25µW typ.

• HALTモード時: 36mW

typ. (66MHz)

• 動作時: 65mW

typ. (66MHz, キャッシュOFF)

出荷形態

• PFBGA-160pinプラスチックパッケージ(10mm × 10mm × 1.2mm, 0.65mmピッチ)

• QFP20-184pinプラスチックパッケージ(20mm × 20mm × 1.7mm, 0.40mmピッチ)

■ブロック図

C33 ADV CPU

HBCU

OSC3/PLL

Interrupt Controller

(ITC)

CCU

MMU

CMU

DBG

EBCU

(SDRAM Controller)

DMA

A3RAM

(Area 3 RAM)

BBCU

(SRAM Controller)

Bridge

A0RAM

(Area 0 No-Wait RAM)

Prescaler

(PSC)

8-bit Timer

(T8)

16-bit Timer/PWM

(T16)

Watchdog Timer

(WDT)

Serial Interface

(SIO)

Card Interface

(CARD)

I/O Ports

(PORT)

A/D Converter

(ADC)

Real Time Clock

(RTC)

Chip ID, Pin Control

and Misc. Registers

C33 ADV Core Block

S1C33401

Bus Control Block

Standard Peripheral Block

High-speed bus

Extended Peripheral Block

(Area 6)

■端子配置図

QFP20-184pin

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 V SS #CE11 (P56) #CE9 (P55) #CE10 P27 (DQMH/#SRDY3) P26 (DQML/#SCLK3) V SS P21 (SDCLK/SOUT2) V DD P25 (#SDWE/SOUT3) V DDE P24 (#SDCAS/SIN3) P23 (#SDRAS/#SRDY2) P22 (#SDCS/#SCLK2) P20 (SDCKE/SIN2) V SS

D15 D14 D13 VDDE N.C. VDD N.C. D12 D11 VSS N.C. D10 D9 D8 D7 DDEV D6 VSS D5 D4 D3 VDD D2 D1 VSS VDDE D0 #BSL #WRH #WRL

138 137 136 135 134 133 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117 116 115 114 113 112 111 110 109 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93 P95 (SOUT3/ASTB/DTD5) P96 (#SCLK3/CARD4/DTD6) P97 (#SRDY3/CARD5/DTD7) V DDE P82 (#DMAEND2/EXCL5/DBT) P83 (#DMAEND3/EXCL6/DTS0) P84 (PSC_CLK/CARD2/DTS1) P85 (CMU_CLK/CARD3/DTS2) V DD P86 (TM8/CARD0/DTS3) P87 (TM9/CARD1/DTS4) V SS P80 (#DMAACK2/T8UF3/EXCL3) P81 (#DMAACK3/T8UF4/EXCL4) V DDE _N.C. P30 (#DMAREQ0/T8UF0/EXCL0) P31 (#DMAREQ1/T8UF1/EXCL1) P32 (#DMAREQ2/CARD2/EXCL2) P33 (#DMAREQ3/CARD3/WDT_CLK) P60 (#BUSREQ/CARD4) P61 (#BUSACK/CARD5) V SS N.C. VDD N.C. P62 (#BUSGET/T8UF2/#ADTRG) _{CMU_CLK} (P63/BCLK/T8UF5) V DDE #CE4 (P50/CARD0) #CE5 (P51) #CE6 (P52) #CE7 (P53/CARD1) #CE8 (P54) V SS P64 (#WAIT) TMV DD P10 (TM0) P11 (TM1) V DD P12 (TM2) P13 (TM3) P14 (TM4/#DMAEND0) P15 (TM5/#DMAEND1) P16 (TM6/#DMAACK0) P17 (TM7/#DMAACK1) 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 RTCVDD #STBY OSC1 OSC2 PLLVDD VCP PLLVSS VDD BURNIN SCANEN OSC3 OSC4 VSS TST0 TST1 VDDE #RESET #NMI P00(SIN0) P01(SOUT0) P02(#SCLK0) VDD N.C. P03(#SRDY0) P04(SIN1) N.C. VSS P05(SOUT1) P06(#SCLK1) P07(#SRDY1) DSIO DST0(P65) DST1(P66) DST2 VDD DPCO(P67) VSS DCLK VDDE N.C. P90(SIN2/EXCL7/DTD0) P91(SOUT2/EXCL8/DTD1) P92(#SCLK2/EXCL9/DTD2) P93(#SRDY2/R/W/DTD3) P94(SIN3/ACST/DTD4) VSS 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 #RD VSS A0 A1 A2 VDDE A3 A4 VSS A5 VDD A6 A7 A8 A9 A10 N.C. VDDE N.C. VSS A11 VDD N.C. A12 A13 A14 A15 A16 A17 VSS A18(P47) VDDE A19(P46) A20(P45) A21(P44) VDD A22(P43) A23(P42) A24(P41) A25(P40) VSS AVDD P73(AIN3) P72(AIN2) P71(AIN1) P70(AIN0)

S1C33401

EPSON

7

PFBGA-160pin

Top View

Bottom View

A1 Corner

A1 Corner

Index

14 13 12 11 10 9 8 7 6 5 4 3 2 1 14 13 12 11 10 9 8 7 6 5 4 3 2 1 A B C D E F G H J K L M N P P N M L K J H G F E D C B A N.C. P95 SOUT3 ASTB DTD5 P97 #SRDY3 CARD5 DTD7 P84 PSC_CLK CARD2 DTS1 P86 TM8 CARD0 DTS3 P81 #DMAACK3 T8UF4 EXCL4 P32 #DMAREQ2 CARD2 EXCL2 CMU_CLK P63 BCLK T8UF5 #CE6 P52 P64 #WAIT P14 TM4 #DMAEND0 P11 TM1 P70 AIN0 N.C. A B C D E F G H J K L M N P A B C D E F G H J K L M N P 1 1 P92 #SCLK2 EXCL9 DTD2 P93 #SRDY2 R/W DTD3 P96 #SCLK3 CARD4 DTD6 P83 #DMAEND3 EXCL6 DTS0 P30 #DMAREQ0 T8UF0 EXCL0 P61 #BUSACK CARD5 P62 #BUSGET T8UF2 #ADTRG #CE5 P51 P12 TM2 P16 TM6 #DMAACK0 P71 AIN1 P72 AIN2 2 P90 SIN2 EXCL7 DTD0 P91 SOUT2 EXCL8 DTD1 P82 #DMAEND2 EXCL5 DBT P85 CMU_CLK CARD3 DTS2 P87 TM9 CARD1 DTS4 P31 #DMAREQ1 T8UF1 EXCL1 P60 #BUSREQ CARD4 #CE7 P53 CARD1 P13 TM3 P17 TM7 #DMAACK1 P73 AIN3 3 DCLK P67 DPCO P94 SIN3 ACST DTD4 VDD P80 #DMAACK2 T8UF3 EXCL3 P33 #DMAREQ3 CARD3 WDT_CLK #CE4 P50 CARD0 #CE8 P54 P10 TM0 P15 TM5 #DMAEND1 A25 P40 A24 P41 4 P66 DST1 P65 DST0 DSIO DST2 VDD TMVDD A23 P42 A22 P43 A20 P45 5 P06 #SCLK1 P05 SOUT1 P07 #SRDY1 A21 P44 A19 P46 A18 P47 6 P03 #SRDY0 VDD P04 SIN1 P02 #SCLK0 A16 A14 A17 A15 7 P00 SIN0 #NMI P01 SOUT0 #RESET A11 A13 A12 8 OSC4 TST1 TST0 A6 A9 A8 A10 9 OSC3 SCANEN BURNIN #CE11 P56 A4 A5 A7 10 VDD RTCVDD PLLVDD VCP #CE9 P55 VDD P22 #SDCS #SCLK2 D9 D3 #WRL A3 11 OSC2 P26 DQML #SCLK3 P25 #SDWE SOUT3 P23 #SDRAS #SRDY2 D13 D11 D8 D4 VDD #WRH A1 A2 12 OSC1 #STBY #CE10 PLLVSS P24 #SDCAS SIN3 D15 D14 D12 D10 D6 D2 #BSL A0 13 N.C. P27 DQMH #SRDY3 P21 SDCLK SOUT2 VDDE VDDE VDDE AVDD VDDE VDDE VDDE VDDE P20 SDCKE SIN2 VDD D7 D5 D1 D0 #RD N.C. 14 2 3 4 5 6 7 8

Top View

9 10 11 12 13 14 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS

■端子説明

電源端子一覧

機  能 内部ロジック用電源(+) (1.65V∼1.95V) 電源(-)GND PLL用電源(+) (PLLVDD = VDD) PLL用電源(-) (PLLVSS = VSS) RTC用電源(+) (RTCVDD = VDD) I/O用電源(+) (2.7V∼3.6V) PWMタイマ出力用電源(+) (P1xポート) (TMVDD = VDDE)

アナログシステムおよびAIN0∼AIN3用電源(+) (AVDD = VDDE)

QFP 9,25,40,57,71,82,101, 117,130,146,160,173 12,23,35,52,63,73,84,91,98, 105,113,123,132,138,151, 165,175,184 143 145 139 4,15,29,61,75,87,97,107, 119,128,154,177 37 51 端子No. 端子名 VDD VSS PLLVDD PLLVSS RTCVDD VDDE TMVDD AVDD PFBGA B7,B11,E4,F11,G14, L5,L12 A11,B14,C3,D6,D13,E2, H14,K3,K11,L8,M10,N13 C12 D11 B12 D4,D9,E14,H4,H11,M6,N11 K2 N3

外部バス端子一覧

I/O I/O O O O O O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O Pull-up ∗2 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 機  能 データバス(D0–D15) BSLモードのバスストローブ(下位バイト)信号 リード信号 A0モードのライト(下位バイト)信号またはBSLモードのライト信号 A0モードのライト(上位バイト)信号またはBSLモードのバスストローブ(上位バイト)信号 アドレスバス(A17–A0) A18: アドレスバス(A18)(デフォルト) P47: 汎用入出力ポート A19: アドレスバス(A19)(デフォルト) P46: 汎用入出力ポート A20: アドレスバス(A20)(デフォルト) P45: 汎用入出力ポート A21: アドレスバス(A21)(デフォルト) P44: 汎用入出力ポート A22: アドレスバス(A22)(デフォルト) P43: 汎用入出力ポート A23: アドレスバス(A23)(デフォルト) P42: 汎用入出力ポート A24: アドレスバス(A24)(デフォルト) P41: 汎用入出力ポート A25: アドレスバス(A25)(デフォルト) P40: 汎用入出力ポート #CE11:エリア11、12チップイネーブル信号(デフォルト) P56: 汎用入出力ポート エリア10、13、20チップイネーブル信号 #CE9: エリア9、22チップイネーブル信号(デフォルト) P55: 汎用入出力ポート #CE8: エリア8、21チップイネーブル信号(デフォルト) P54: 汎用入出力ポート QFP 122–120, 115,114, 111–108, 106, 104–102, 100,99, 96 95 92 93 94 64–69, 72, 77–81, 83,85, 86, 88–90 62 60 59 58 56 55 54 53 137 135 136 34 端子No. 端子名 D[15:0] #BSL #RD #WRL #WRH A[17:0] A18 P47 A19 P46 A20 P45 A21 P44 A22 P43 A23 P42 A24 P41 A25 P40 #CE11 P56 #CE10 #CE9 P55 #CE8 P54 PFBGA F13,G13, G12,H13, H12,J13, J11,J12, J14,K13, K14,K12, L11,L13, L14,M14 M13 N14 M11 M12 N7,L7, P7,M7, N8,P8, M8,P9, M9,N9, P10,L9, N10,L10, P11,P12, N12,P13 P6 N6 P5 L6 N5 M5 P4 N4 D10 C13 E11 K4 モジュール BBCU EBCU BBCU BBCU BBCU BBCU BBCU EBCU BBCU PORT BBCU PORT BBCU PORT BBCU PORT BBCU PORT BBCU PORT BBCU PORT BBCU PORT BBCU PORT BBCU BBCU PORT BBCU PORT

S1C33401

EPSON

9

I/O I/O I/O I/O I/O Pull-up ∗1 ∗1 ∗1 ∗1 機  能 #CE7: エリア7、19チップイネーブル信号(デフォルト) P53: 汎用入出力ポート CARD1:カードI/F信号1出力(#SMWRまたは#CFCE2) #CE6: エリア6、17、18チップイネーブル信号(デフォルト) P52: 汎用入出力ポート #CE5: エリア5、15、16チップイネーブル信号(デフォルト) P51: 汎用入出力ポート #CE4: エリア4、14チップイネーブル信号(デフォルト) P50: 汎用入出力ポート CARD0:カードI/F信号0出力(#SMRDまたは#CFCE1) QFP 33 32 31 30 端子No. 端子名 #CE7 P53 CARD1 #CE6 P52 #CE5 P51 #CE4 P50 CARD0 PFBGA J3 J1 J2 J4 モジュール BBCU PORT CARD BBCU PORT BBCU PORT BBCU PORT CARD

入出力ポート/周辺回路端子一覧

I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O Pull-up ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 機  能 P00: 汎用入出力ポート(デフォルト) SIN0: シリアルI/F Ch.0データ入力 P01: 汎用入出力ポート(デフォルト) SOUT0: シリアルI/F Ch.0データ出力 P02: 汎用入出力ポート(デフォルト) #SCLK0: シリアルI/F Ch.0クロック入出力 P03: 汎用入出力ポート(デフォルト) #SRDY0: シリアルI/F Ch.0レディ信号データ入出力 P04: 汎用入出力ポート(デフォルト) SIN1: シリアルI/F Ch.1データ入力 P05: 汎用入出力ポート(デフォルト) SOUT1: シリアルI/F Ch.1データ出力 P06: 汎用入出力ポート(デフォルト) #SCLK1: シリアルI/F Ch.1クロック入出力 P07: 汎用入出力ポート(デフォルト) #SRDY1: シリアルI/F Ch.1レディ信号データ入出力 P10: 汎用入出力ポート(デフォルト) TM0: 16ビットタイマ0出力 P11: 汎用入出力ポート(デフォルト) TM1: 16ビットタイマ1出力 P12: 汎用入出力ポート(デフォルト) TM2: 16ビットタイマ2出力 P13: 汎用入出力ポート(デフォルト) TM3: 16ビットタイマ3出力 P14: 汎用入出力ポート(デフォルト) TM4: 16ビットタイマ4出力 #DMAEND0: HSDMA Ch.0転送終了信号出力 P15: 汎用入出力ポート(デフォルト) TM5: 16ビットタイマ5出力 #DMAEND1: HSDMA Ch.1転送終了信号出力 P16: 汎用入出力ポート(デフォルト) TM6: 16ビットタイマ6出力 #DMAACK0: HSDMA Ch.0応答信号出力 P17: 汎用入出力ポート(デフォルト) TM7: 16ビットタイマ7出力 #DMAACK1: HSDMA Ch.1応答信号出力 P20: 汎用入出力ポート(デフォルト) SDCKE: SDRAMクロックイネーブル信号出力 SIN2: シリアルI/F Ch.2データ入力 P21: 汎用入出力ポート(デフォルト) SDCLK: SDRAMクロック出力 SOUT2: シリアルI/F Ch.2データ出力 P22: 汎用入出力ポート(デフォルト) #SDCS: SDRAMチップイネーブル信号出力 #SCLK2: シリアルI/F Ch.2クロック入出力 P23: 汎用入出力ポート(デフォルト) #SDRAS: SDRAMローアドレスストローブ信号出力 #SRDY2: シリアルI/F Ch.2レディ信号データ入出力 P24: 汎用入出力ポート(デフォルト) #SDCAS: SDRAMカラムアドレスストローブ信号出力 SIN3: シリアルI/F Ch.3データ入力 QFP 157 158 159 162 163 166 167 168 38 39 41 42 43 44 45 46 124 131 125 126 127 端子No. 端子名 P00 SIN0 P01 SOUT0 P02 #SCLK0 P03 #SRDY0 P04 SIN1 P05 SOUT1 P06 #SCLK1 P07 #SRDY1 P10 TM0 P11 TM1 P12 TM2 P13 TM3 P14 TM4 #DMAEND0 P15 TM5 #DMAEND1 P16 TM6 #DMAACK0 P17 TM7 #DMAACK1 P20 SDCKE SIN2 P21 SDCLK SOUT2 P22 #SDCS #SCLK2 P23 #SDRAS #SRDY2 P24 #SDCAS SIN3 PFBGA A8 C8 D7 A7 C7 B6 A6 C6 L4 L1 L2 L3 M1 M4 M2 M3 F14 D14 G11 F12 E13 モジュール PORT SIO PORT SIO PORT SIO PORT SIO PORT SIO PORT SIO PORT SIO PORT SIO PORT T16 PORT T16 PORT T16 PORT T16 PORT T16 HSDMA PORT T16 HSDMA PORT T16 HSDMA PORT T16 HSDMA PORT EBCU SIO PORT EBCU SIO PORT EBCU SIO PORT EBCU SIO PORT EBCU SIO

I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I I I I I/O I/O I/O I/O I/O Pull-up ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 機  能 P25: 汎用入出力ポート(デフォルト) #SDWE: SDRAMライト信号出力 SOUT3: シリアルI/F Ch.3データ出力 P26: 汎用入出力ポート(デフォルト) DQML: SDRAMデータ(下位バイト)入出力マスク信号出力 #SCLK3: シリアルI/F Ch.3クロック入出力 P27: 汎用入出力ポート(デフォルト) DQMH: SDRAMデータ(上位バイト)入出力マスク信号出力 #SRDY3: シリアルI/F Ch.3レディ信号データ入出力 P30: 汎用入出力ポート(デフォルト) #DMAREQ0:HSDMA Ch.0要求入力 T8UF0: 8ビットタイマ0出力 EXCL0: 16ビットタイマ0イベントカウンタ入力 P31: 汎用入出力ポート(デフォルト) #DMAREQ1:HSDMA Ch.1要求入力 T8UF1: 8ビットタイマ1出力 EXCL1: 16ビットタイマ1イベントカウンタ入力 P32: 汎用入出力ポート(デフォルト) #DMAREQ2:HSDMA Ch.2要求入力 CARD2: カードI/F信号2出力(#IORDまたは#SMRD) EXCL2: 16ビットタイマ2イベントカウンタ入力 P33: 汎用入出力ポート(デフォルト) #DMAREQ3:HSDMA Ch.3要求入力 CARD3: カードI/F信号3出力(#IOWRまたは#SMWR) WDT_CLK: ウォッチドッグタイマ出力 P60: 汎用入出力ポート(デフォルト) #BUSREQ: バス解放要求入力 CARD4: カードI/F信号4出力(#OEまたは#CFCE1) P61: 汎用入出力ポート(デフォルト) #BUSACK: バス応答出力 CARD5: カードI/F信号5出力(#WEまたは#CFCE2) P62: 汎用入出力ポート(デフォルト) #BUSGET: バス状態モニタ信号出力 T8UF2: 8ビットタイマ2出力 #ADTRG: A/D変換器トリガ入力 P64: 汎用入出力ポート(デフォルト) #WAIT: ウェイトサイクルリクエスト入力 P70: 汎用入出力ポート(デフォルト) AIN0: A/D変換器Ch.0入力 P71: 汎用入出力ポート(デフォルト) AIN1: A/D変換器Ch.1入力 P72: 汎用入出力ポート(デフォルト) AIN2: A/D変換器Ch.2入力 P73: 汎用入出力ポート(デフォルト) AIN3: A/D変換器Ch.3入力 P80: 汎用入出力ポート(デフォルト) #DMAACK2: HSDMA Ch.2応答信号出力 T8UF3: 8ビットタイマ3出力 EXCL3: 16ビットタイマ3イベントカウンタ入力 P81: 汎用入出力ポート(デフォルト) #DMAACK3: HSDMA Ch.3応答信号出力 T8UF4: 8ビットタイマ4出力 EXCL4: 16ビットタイマ4イベントカウンタ入力 P82: 汎用入出力ポート(デフォルト) #DMAEND2: HSDMA Ch.2転送終了信号出力 EXCL5: 16ビットタイマ5イベントカウンタ入力 DBT: デバッグ用DBT信号出力 P83: 汎用入出力ポート(デフォルト) #DMAEND3: HSDMA Ch.3転送終了信号出力 EXCL6: 16ビットタイマ6イベントカウンタ入力 DTS0: デバッグ用DTS0信号出力 P84: 汎用入出力ポート(デフォルト) PSC_CLK: プリスケーラクロック出力 CARD2: カードI/F信号2出力(#IORDまたは#SMRD) DTS1: デバッグ用DTS1信号出力 QFP 129 133 134 17 18 19 20 21 22 27 36 47 48 49 50 13 14 5 6 7 端子No. 端子名 P25 #SDWE SOUT3 P26 DQML #SCLK3 P27 DQMH #SRDY3 P30 #DMAREQ0 T8UF0 EXCL0 P31 #DMAREQ1 T8UF1 EXCL1 P32 #DMAREQ2 CARD2 EXCL2 P33 #DMAREQ3 CARD3 WDT_CLK P60 #BUSREQ CARD4 P61 #BUSACK CARD5 P62 #BUSGET T8UF2 #ADTRG P64 #WAIT P70 AIN0 P71 AIN1 P72 AIN2 P73 AIN3 P80 #DMAACK2 T8UF3 EXCL3 P81 #DMAACK3 T8UF4 EXCL4 P82 #DMAEND2 EXCL5 DBT P83 #DMAEND3 EXCL6 DTS0 P84 PSC_CLK CARD2 DTS1 PFBGA E12 D12 C14 F2 G3 G1 G4 H3 G2 H2 K1 N1 N2 P2 P3 F4 F1 D3 D2 D1 モジュール PORT EBCU SIO PORT EBCU SIO PORT EBCU SIO PORT HSDMA T8 T16 PORT HSDMA T8 T16 PORT HSDMA CARD T16 PORT HSDMA CARD WDT PORT BBCU CARD PORT BBCU CARD PORT BBCU T8 ADC PORT BBCU PORT ADC PORT ADC PORT ADC PORT ADC PORT HSDMA T8 T16 PORT HSDMA T8 T16 PORT HSDMA T16 DBG PORT HSDMA T16 DBG PORT PSC CARD DBG

S1C33401

EPSON

11

I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O Pull-up ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 ∗1 機  能 P85: 汎用入出力ポート(デフォルト) CMU_CLK: CMU外部クロック出力 CARD3: カードI/F信号3出力(#IOWRまたは#SMWR) DTS2: デバッグ用DTS2信号出力 P86: 汎用入出力ポート(デフォルト) TM8: 16ビットタイマ8出力 CARD0: カードI/F信号0出力(#SMRDまたは#CFCE1) DTS3: デバッグ用DTS3信号出力 P87: 汎用入出力ポート(デフォルト) TM9: 16ビットタイマ9出力 CARD1: カードI/F信号1出力(#SMWRまたは#CFCE2) DTS4: デバッグ用DTS4信号出力 P90: 汎用入出力ポート(デフォルト) SIN2: シリアルI/F Ch.2データ入力 EXCL7: 16ビットタイマ7イベントカウンタ入力 DTD0: デバッグ用DTD0信号出力 P91: 汎用入出力ポート(デフォルト) SOUT2: シリアルI/F Ch.2データ出力 EXCL8: 16ビットタイマ8イベントカウンタ入力 DTD1: デバッグ用DTD1信号出力 P92: 汎用入出力ポート(デフォルト) #SCLK2: シリアルI/F Ch.2クロック入出力 EXCL9: 16ビットタイマ9イベントカウンタ入力 DTD2: デバッグ用DTD2信号出力 P93: 汎用入出力ポート(デフォルト) #SRDY2: シリアルI/F Ch.2レディ信号データ入出力 R/W: リード/ライトステータス出力 DTD3: デバッグ用DTD3信号出力 P94: 汎用入出力ポート(デフォルト) SIN3: シリアルI/F Ch.3データ入力 ACST: バスアクセスステータス出力 DTD4: デバッグ用DTD4信号出力 P95: 汎用入出力ポート(デフォルト) SOUT3: シリアルI/F Ch.3データ出力 ASTB: アドレスストローブ出力 DTD5: デバッグ用DTD5信号出力 P96: 汎用入出力ポート(デフォルト) #SCLK3: シリアルI/F Ch.3クロック入出力 CARD4: カードI/F信号4出力(#OEまたは#CFCE1) DTD6: デバッグ用DTD6信号出力 P97: 汎用入出力ポート(デフォルト) #SRDY3: シリアルI/F Ch.3レディ信号データ入出力 CARD5: カードI/F信号5出力(#WEまたは#CFCE2) DTD7: デバッグ用DTD7信号出力 QFP 8 10 11 179 180 181 182 183 1 2 3 端子No. 端子名 P85 CMU_CLK CARD3 DTS2 P86 TM8 CARD0 DTS3 P87 TM9 CARD1 DTS4 P90 SIN2 EXCL7 DTD0 P91 SOUT2 EXCL8 DTD1 P92 #SCLK2 EXCL9 DTD2 P93 #SRDY2 R/W DTD3 P94 SIN3 ACST DTD4 P95 SOUT3 ASTB DTD5 P96 #SCLK3 CARD4 DTD6 P97 #SRDY3 CARD5 DTD7 PFBGA E3 E1 F3 A3 B3 A2 B2 C4 B1 C2 C1 モジュール PORT CMU CARD DBG PORT T16 CARD DBG PORT T16 CARD DBG PORT SIO T16 DBG PORT SIO T16 DBG PORT SIO T16 DBG PORT SIO BBCU DBG PORT SIO BBCU DBG PORT SIO BBCU DBG PORT SIO CARD DBG PORT SIO CARD DBG

デバッグ端子一覧

I/O I/O O (H) O (L) I/O (H) I/O (H) I/O (H) Pull-up Pull-up – – ∗1 ∗1 ∗1 機  能 デバッグ用シリアル入出力端子 デバッグ用DCLK信号出力 デバッグ用DST2信号出力 DST0: デバッグ用DST0信号出力(デフォルト) P65: 汎用入出力ポート DST1: デバッグ用DST1信号出力(デフォルト) P66: 汎用入出力ポート DPCO:デバッグ用DPCO信号出力(デフォルト) P67: 汎用入出力ポート QFP 169 176 172 170 171 174 端子No. 端子名 DSIO DCLK DST2 DST0 P65 DST1 P66 DPCO P67 PFBGA C5 A4 D5 B5 A5 B4 モジュール DBG DBG DBG DBG PORT DBG PORT DBG PORT

本資料のご使用につきましては、次の点にご留意願います。 1. 本資料の内容については、予告なく変更することがあります。 2. 本資料の一部、または全部を弊社に無断で転載、または、複製など他の目的に使用することは堅くお断りします。 3. 本資料に掲載される応用回路、プログラム、使用方法等はあくまでも参考情報であり、これらに起因する第三者の権利(工業所有権を含む)侵害あるいは損害 の発生に対し、弊社は如何なる保証を行うものではありません。また、本資料によって第三者または弊社の工業所有権の実施権の許諾を行うものではありま せん。 4. 特性表の数値の大小は、数直線上の大小関係で表しています。 5. 本資料に掲載されている製品のうち、｢外国為替及び外国貿易法｣に定める戦略物資に該当するものについては、輸出する場合、同法に基づく輸出許可が必要 です。 6. 本資料に掲載されている製品は、生命維持装置その他、きわめて高い信頼性が要求される用途を前提としていません。よって、弊社は本(当該)製品をこれら の用途に用いた場合の如何なる責任についても負いかねます。 © SEIKO EPSON CORPORATION 2007

インターネットによる電子デバイスのご紹介

半導体事業部 IC 営業部

〈IC国内営業グループ〉 東京 〒191-8501 東京都日野市日野421-8

その他

I/O I O I O O I/O I I I I I I I Pull-up/down – – – – – ∗1 Pull-up Pull-up Pull-down Pull-down – Pull-down – 機  能 低速(OSC1)発振入力 (32kHz水晶発振、またはVDDレベルの外部クロック入力) 低速(OSC1)発振出力 高速(OSC3)発振入力 (水晶/セラミック発振、またはVDDレベルの外部クロック入力) 高速(OSC3)発振出力 PLLアナログモニタ(電流モニタ用) CMU_CLK: CMU外部クロック出力(デフォルト) P63: 汎用入出力ポート BCLK: バスクロック出力 T8UF5: 8ビットタイマ5出力 イニシャルリセット入力端子 NMI要求入力端子 テスト用入力端子0(通常動作時はVSSに接続してください) テスト用入力端子1(通常動作時はVSSに接続してください) ウエハレベルバーンインテストイネーブル入力 スキャンテストイネーブル入力 C33動作停止用スタンバイ入力(RTCは除く) QFP 141 142 149 150 144 28 155 156 152 153 147 148 140 端子No. 端子名 OSC1 OSC2 OSC3 OSC4 VCP CMU_CLK P63 BCLK T8UF5 #RESET #NMI TST0 TST1 BURNIN SCANEN #STBY PFBGA A13 A12 A10 A9 C11 H1 D8 B8 C9 B9 C10 B10 B13 モジュール OSC OSC OSC OSC CMU CMU PORT BBCU T8 CMU CMU – – – – RTC ∗1: 端子制御レジスタにより、プルアップを有効/無効に制御可能(デフォルト設定はプルアップ有効) ∗2: バスホールドラッチ付き 注: • 端子名の#は、入出力する信号がLowアクティブであることを示します。 • 太字で記載されている端子名とI/Oは、デフォルト設定の端子(信号)名と入出力方向です。 • I/Oの(H)と(L)は、デフォルトの出力レベルを示します。イニシャルリセット時にレベルが確定する信号のみ記述しています。 • OSC1とOSC3端子のみ、入力レベルをVDDとする必要があります。その他の端子への入力レベルはすべてVDDE(AVDD、TMVDD)とし てください。